PLL技术交流

英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体PLL技术交流ys1英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体目录2赖祖亮@小木虫1PLL概述2PLL基本原理3参数介绍英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体目录3赖祖亮@小木虫1PLL概述2PLL基本原理3参数介绍英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1PLL概述•Phase-LockedLoops锁相环4英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1PLL概述1.1为什么用PLL51.2PLL是什么1.3PLL发展1.4PLL分类1.5Terminology术语英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.1为什么用PLL6英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.2PLL是什么71、PD鉴相器2、LF环路滤波器3、VCO压控振荡器(同步振荡器)英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.2PLL是什么•锁相就是自动相位控制（APC），完成这一任务的负反馈环称为锁相环。•它是一个闭环的相位误差控制系统，是将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频的目的。8英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.3PLL发展9HistoryofPLLFirstPLL:1932bydeBellescize,CoherentcommunicationFirstPLLIC:1965,purelyanalog(模拟锁相环APLL，LinearPLL线性锁相环)FirstDigitalPLL:around1970(usingDigitalPhaseDetector)，数模混合锁相环AllDigitalPLL:DigitalFilters,NCO(NumericallyControlledOscillator数控振荡器，又称DCO),…，全数字锁相环SoftwarePLL:UsingDSP，软件锁相环1990s:MostofthePLLisChargePumpPLL(CPPL电荷泵锁相环)英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.4PLL分类1.4.1模拟锁相环(APLL)•模拟锁相环对正弦特性信号的相位跟踪非常好，环路特性主要由鉴相器的特性决定，主要用于对信号的调制解调。•优点：电路简单有效，低通滤波器设计良好时，输出频率纯净稳定，跟随性能好，理想情况下输出频率完全等于同步频率，对晶振压控特性的线性要求不高。•缺点：一旦失去基准频率，输出频率立刻跳回晶振本身的频率。10英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.4PLL分类1.4.2数模混合锁相环(HybridPLL)•数字鉴频鉴相器+模拟环路滤波器(低通滤波器)+模拟压控振荡器。•数模混合锁相环的分析，大都沿用模拟锁相环的方法。•电荷泵锁相环CPPLL(Charge-PumpPhase-LockedLoop)是数模混合锁相环中的典型代表：(1)数字鉴频鉴相器+电荷泵+模拟环路滤波器(低通滤波器)+模拟压控振荡器。(2)它主要用于频率综合，时钟处理等领域。11英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.4PLL分类1.4.3全数字锁相环(ADPLL)•由于误差控制信号是离散的数字信号而不是模拟电压，因而受控的输出相位的改变是离散的而不是连续的；•经典结构：过零检测数字鉴相器+可逆计数器(环路滤波器)+数控振荡器(DCO)。•优点：精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等•缺点：不能过滤时钟源的抖动，会引入固有抖动，造成抖动的累积。12英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.4PLL分类1.4.4软件锁相环(SPLL)•具体功能是由软件实现的，即是把传统的由硬件实现的时间连续的功能模块在离散域内完成。•根据奈奎斯特采样定理，采样频率至少两倍于信号中的最高频率才能保证无失真，换句话说，如果信号频率为100KHz，则算法每秒至少要运行200K次，因此微处理机的速度是关键问题。•随着DSP技术的发展，可以使用的信号处理芯片已越来越多，而且与硬件电路相比，软件技术有更大的灵活性，所以这种技术是今后锁相环发展的趋势之一。13英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.5Terminology术语14LockingWhenVCOoutputisinphaseaswellasinfrequencywiththereferenceinputsignalLockRangeInputfrequencyrangeoverwhichtheloopcanmaintainlockingCaptureRangeInputfrequencyrangeontowhichtheloopcanlockCapturerangelockrangeFreeRunningFrequencyVCOrunningfrequencywhennoinputapplied英文标题:33-42pt颜色:R204G51B0字体:Arial英文副标题:25-32pt颜色:R204G51B0字体:Arial中文标题:33-42pt颜色:R204G51B0字体:黑体中文标题:33-40pt颜色:R204G51B0字体:黑体英文正文:20-30pt颜色:黑色字体:宋体/TimesNEWRoman中文正文:20-30pt颜色:黑色字体:黑体特殊情况中文正文:12-20pt颜色:黑色字体:黑体1.5Terminology术语15AcquisitionTime:Pull-intime+SettlingtimeTimerequiredforthePLLtolockitselfontothereferenceclockPhaseOffsetorPhaseError