多功能数字钟的设计汇总

多功能数字时钟的设计-1-引言随着人类社会步入高度发达的信息化时代，电子信息类产品日益广泛地应用于各个领域。市场需求的变化使产品更新换代越来越快，能否尽快开发出适应市场需求的产品已成为企业生存发展的关键。定时器在实际工作中用到的场合很多，它成为今天工业控制领域、通讯设备、信息处理以及日常生活中最广泛使用的电路之一，在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒，用于各种竞赛的计时器、竞赛用定时器、数控电梯、数控机床、交通灯管理系统、各种智能医疗器械等，定时器是家用电器中的常用产品。电子技术的高速发展和计算机技术的普遍应用，电子设计也越来越普遍地应用于整个电子行业中。电子设计是人们进行电子产品设计、开发和制造过程中十分关键的一步，其核心就是电子电路的设计。电子技术课程设计能巩固电子技术的理论知识，提高电子电路的设计水平，加强综合分析问题和解决问题的能力，进一步培养我们的实验技能和动手能力，启发我们的创新意识及创新思维。课程设计是针对一些课程的要求，对我们综合性的训练，培养我们的独立能力，能够运用课程中所学到的理论与实践紧密结合地去独立地解决实际问题，使我们灵活应用电路原理和电子技术的有关知识。我们通过自己动脑动手解决实际问题，巩固和运用在“模拟电子技术”、“数字电子技术”及“电路分析”等课程中所学的理论知识和实验技能，基本掌握常用电子电路的一般设计方法，提高设计能力和实验技能，通过从原理图的设计和仿真到具体电子系统的安装和调试，全面提高了我们的实际动手能力、安装调试能力、科学试验能力等方面的综合素质，对进行毕业设计及毕业后从事电子技术方面的工作都有很大的帮助。多功能数字时钟的设计-2-第1章设计总体方案1.1设计任务目标采用555定时器提供1HZ的定时脉冲使用数码显示管显示时，分，秒使用74160来进行时间计数带小时调时，分调时，秒调时功能要有总体复位开关；能可靠校时、校分；1.2总体设计方案说明数字电子钟的原理方框图如图1.1所示。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，用555定时器接成的多谐振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计六十秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每累计六十分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用十二进制计时器，可实现对一天二十四小时的累计。指示器部分是由T触发器构成的，每有一个脉冲进入T触发器，其输出端状态就会发生改变，与原态相反。上下午指示灯是由十二进制计数器每一个周期产生一次脉冲，作为指示部分的时钟脉冲而出现的指示灯交替工作的状态。译码显示电路将“时”、“分”、“秒”计数器的输出状态由七段显示译码器译码，通过四位LED七段显示器显示出来。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。校准部分是将单次脉冲转换为二进制代码，再经过译码器对输出端进行选择，从而形成对电路的校准的可控制。具体流程如图1.2.1。框架图如图所示总共分为六个小部分：时间显示部分，译码部分，分频器部分，调时部分，稳压电路部分以及信号发生电路部分，此设计各部分由统一电源集中供电。电阻选择时，应考虑到受温度影响较小的固态铝质电解电容确保定时的精确性分频器采用74160使用方便，而其容易购买显示部分采用LED七段数码显示管，具有显示明亮，容易识别，价格便宜等优点，调时部分采用普通的按建开关。1.3各部分电路功能的简单介绍1.3.1秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。多功能数字时钟的设计-3-1.3.2分频器电路分频器:分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号1.3.3校时电路当数字钟刚接通电源或走时出现误差时，需要对其进行时间的校准，实用校时电路很多。校时电路包括校准小时电路、校准分钟电路和校准秒电路，但校准信号频率必须要大，可手动较时或脉冲校时，可用普通机械开关或由机械开关与门电路构成无抖动开关来实现校时。1.3.4时间计数器电路时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为六十进制计数器,而根据设计要求,时个位和时十位计数器为十二进制计数器.1.3.5数字显示电路计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用DCD_HEX作为显示译码电路。图1.图1.1数字电子时钟系统框图上下午显示译码、显示译码、显示译码、显示12进制计数器60进制计数器60进制计数器校时校分校秒校时控制振荡器电路分频器稳压电路多功能数字时钟的设计-4-第2章详细设计2.1数码显示管设计部分U12DCD_HEX图2.1数码显示部分采用六块共阴极七段数码显示管分别对时，分，秒进行显示。芯片如上图所示，其有四个引脚，从左往右优先级依次降低。该芯片是集显示译码器、显示器为一体的数码显示管，方便使用。2.2校时电路校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。S1、S2分别是时校正、分校正开关。不校正时，S1、S2开关是闭和的。当校正时位时，把S1开关闭合一次，则选择对秒的校对，闭合两次则选择对分的校对，闭合三次是对时的校对，闭合四次回到初态，即电路处于正常工作状态。当选择校对时，用手拨动S2开关，来回拨动一次，就能使时位增加一。在初态时，即正常工作时，S2拨动无效。根据需要去拨动开关的次数，校正完毕后把S1开关接到低电平上。其电路图如下图2.2以下校准电路是由三部分组成，即计数部分、译码部分和控制部分。计数部分是由两个JK触发器组合而成，U36的输出端分别接在U35的JK端和二—四译码器的优先级较低端，其JK端接高电平。U35的输出端接在二—四译码器的优先级较高端。U35、U36的清零和设置端都接低电平。这样是为了将单次脉冲转换为二进制代码，其输出如表2.1表2.1脉冲Q35Q36100201310多功能数字时钟的设计-5-411500对应以上输入74LS139的输出如表2.2表2.2Q35Q361Y31Y11Y21Y0001110011101101011110111此时，如图2.2当为原态时，A、B、C输出为高电平，G为低电平时钟信号正常输入，D、E端不导通，F为时钟信号。S1开关闭合一次，A、B为低电平，C为高电平，G端为U14A74LS139N1Y041Y151Y261Y371A21B3~1G1D11N4004S2Key=Space4A74LS04NU30A74LS32NU31B74LS32ND21N4004D31N4004D51N4004D61N4004D71N4004U32NC7SZ125_5VU34NC7SZ126_5VGNDS1Key=SU35JK_FFJQ~QKRESETCLKSETU36JK_FFJQ~QKRESETCLKSET5B74LS04N6C74LS04N7D74LS04ND81N4004D91N4004D41N4004GND484746454440GND42413937363554VCC5VCLKVCCABCFEDG图2.2校时电路连接图多功能数字时钟的设计-6-高电平U32不导通U34导通，则D、E、F端为S2触发信号。当闭合两次时，A、C为低电平，B为高电平，G端为高电平U32不导通U34导通，则D、E、F端为S2触发信号。当闭合三次时，B、C为低电平，A为高电平，G端为高电平U32不导通U34导通，则D、E、F端为S2触发信号。通过以上的逻辑电路，可以实现对时、分、秒进位端的控制，从而达到对时钟的校准。2.3六十、十二分频器设计2.3.1分频器原理分频器主要对555定时器发来的1s脉冲按照时分秒的规律进行计数实现电子钟的计数要求，由于市场没有现成的六十、十二进制计数器所以只能用74LS160实现六十、十二进制计数需要74LS160和74LS00组成六十进制的秒计数器和工作原理74LS160工作原理如表2.3用2块74ls160实现六十进制计数第一块正常计数计数满十，c引脚输出一个计数脉冲并置U4的11,12,13,14引脚为0，当第二快计数满六时c引脚输出一个计数脉冲并置U3的11，12，13，14脚为0其中L低电平，H为高电平。D1，D2，D3，D4为输入端，Q0，Q1，Q2，Q3输出端CR为清零端，LD为置数端，P、T为允许端，CP为脉冲输入端。U3、U4共同构成秒计数器，它由两个74LS160构成六--十进制的计数器，如图2.3。U4作为秒个位十进制计数器，它的复位输入RD、和置位输入LD都接低电平，秒信号脉冲作为计数脉冲输入到CP1端，输出端C控制U3秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码。U3作为秒十位六进制计数器，它的计数脉冲输入受到秒个位U4的控制，其计数器使能端CLK与U4的输出端C相连接。当U3计数器计到0110，即清零信号到复位输入端时，Q1、Q2、Q3、Q4输出的都是零。Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码。U6、U5分别构成分个位十进制和分十位六进制计数器，如图2.4。U5、U3与U6、U4的连接方法相似。当计数器输出为01100000状态，U5、U6的RD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了六十进制计数器。U5、U6共同构成时计数器，它由两个74LS160构成六十进制的计数器。如图2.5，U10作为时十位计数器，它的复位输入RD、和置位输入LD都接低电平，时信号脉冲作为计数脉冲输入到CP1端，输出端C控制U9秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码。当计数器输出为10000100状态，U9、U10的LD端同时为“0”，使计数器立即返回到00000001状态。这样就构成了十二进制计数器。多功能数字时钟的设计-7-U474LS160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U374LS160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U20A74LS00NVCC5V33646162VCCCLK图2.3六十进制秒计数器U674LS160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U574LS160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U20A74LS00NVCC5V33646162VCC进位时钟图2.4六十进制分计数器U974LS160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U1074LS160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U18A74LS00N69686563进位输入VCC5VGNDGNDVCC图2.5十二进制时计数器多功能数字时钟的设计-8-表2.374LS160工作原理表输入输出CRCPLDEPETD3D2D1D0Q3Q2Q1Q00＃＃＃＃＃＃＃＃00001↑0＃＃dcbadcba1↑10＃＃＃＃＃Q3Q2Q1Q01↑1＃0＃＃＃＃Q3Q2Q1Q01↑111＃＃＃＃状态码加12.4上下午指示灯原