W681310翻译

1.整体描述W681310通用单通道PCM编解码器,使用u律或A律压缩，并且符合ITUG.712规范。该芯片采用单3V供电，封装有20脚SOG、SSOP、TSSOP可选。功能有数字化和重建语音信号，带宽限制，平滑滤波（PCM系统需要）。W681310包含一个片上精密基准参考电压和一个额外的功率放大器，这个功率放大器可以驱动300欧姆负载、3.544V的峰间。模拟部分是差分（全微分？），减少噪音提高电源抑制比。数据传输协议支持PCM应用的长帧和短帧的同步通信，以及ISDN应用的IDL和GCI通信。W681310接受8个256KHz到4.8MHz的主时钟速率，片上的前置脉冲分频器会自动决定内部时钟所需要的分频大小。2.特点单3V电源供电（2.7V~5.25V）典型功率损耗为10W，省电模式功耗为0.5uW全差分模拟电路设计芯片上的精密参考电压是0.886V（在-5dBmTLP和600欧姆时）推挽式放大器带有外部增益调节，300欧姆负载能力8主时钟频率：256kHz~4.8MHz引脚可选择u律和A律（符合ITUG.711）别解码器的AD和DA滤波符合ITUG.712工作温度-40°C~85°C封装：20脚SOG（SOP），SSOP，TSSOPPb-Free包选项应用（略）3.框图（略）5.管脚排列（略）6.管脚描述Vref1这个管脚是用于旁路（？？？）芯片上VDD/2电压参考。此引脚需要通过0.1uF陶瓷去耦电容与地相连。RO-2接收平滑滤波器的反向输出。此脚可以驱动2K欧姆挂载到0.886V峰值（以模拟地端为参考）PAI3功率放大器反向输入端。它的直流端在Vag电平。（ItsDClevelisattheVAGvoltage。）PAO-4功率放大器反向输出端。PAO+和PAO-可以驱动300欧姆负载（与Vag电平相差1.722V峰值）PAO+5功率放大器正向输出端。PAO+和PAO-可以驱动300欧姆负载（与Vag电平相差1.722V峰值）VDD6电源端。连0.1uF陶瓷电容接地。FSR7PCM接收区的8KHz帧同步输入。在GCI和IDL模式下，此脚也可以用于选择信道0或信道1。当发送和接收是同步操作时，此脚被连接到FST脚。PCMR8PCM接收的数据输入脚。数据需要同FSR和BCLKR脚同步。BCLKR9PCM接收的bit时钟输入脚。此脚也可以用来选择接口配置模式。若是Vss低电平，则选择GCI模式。如是VDD高电平，则选择IDL模式。当接收和发射是同步操作时，此脚也连接到BCLKT。PUI10电输入信号。当连到VDD，此部分上电状态。连到Vss，此部分为掉电状态。MCLK11系统主时钟输入。输入频率可选：256KHz，512KHz,1536KHz，1544KHz，2048KHz，2560KHz，4096KHz和4800KHz。为了有更好的性能，推荐将MCLK信号和FST信号同步和一致。这时需要频率256KHz和512KHz。BCLKT12PCM发送的bit时钟输入脚。在GCI模式下，时钟可以512KHz~6176KHz；在其他模式下，时钟为256KHz~4800KHz。PCMT13PCM发送的输出脚。输出的数据要与FST和BCLKT脚同步。FST148KHz发送帧同步输入。此脚与发送数据字节同步。Vss15地端。此脚应连接0V。u/A-Law16压缩模式选择脚。u-Law高电平，A-Law低电平。AO17发射路径上首级增益的模拟输出。AI-18发射路径上首级增益的反向输入。AI+19发射路径上首级增益的正向输入。Vag20中间电源的模拟地引脚。给所有的模拟信号处理提供VDD/2参考电压。此脚通过0.1uF去耦电容与地相连。在掉电状态下，此脚为高阻抗态。7.功能描述W681310是单轨单声道PCM话音编解码器。编解码器符合ITUG.712推荐，同时包含u/A律压缩。框图表明了W681310的主要结构。芯片包含PCM接口，可以处理同步格式的长帧和短帧，以及GCI和IDL格式。片上预分频器利用外部帧同步频率来提供内部时钟信号和同步编解码器采样速率。电源调节模块提供内部电源的数字和模拟部分。参考电压模块为处理模拟信号提供了一个精确的模拟地的压降。下面是CODEC模块的框图。（图略）7.1发送通道CODEC的A-to-D路径包含一个外部增益可配置的模拟输入放大器。该设备有一个输入运放，此运放的输出是编码部分的输入。如果输入放大器不需要操作可以给他断电或旁路。这种情况下，单端输入信号接到AO脚或AI-脚。当输入放大器掉电时，AO脚变为高输入阻抗。可以把AI+连接到Vss使输入放大器掉电。当AI+连接VDD，AI-作为输入，AI+连到Vss时，AO脚为输入。（见表7.1）AI+输入放大器输入VDD掉电AO1.2~VDD-1.2上电AI+,AI-Vss掉电AI-表7.1输入放大器工作模式当输入放大器为掉电模式时，AO或AI-上的输入信号需要以模拟地压降Vag为参考。输入放大器的输出通过一个3.4kHz切换电容器低通滤波器来防止输入信号高于4kHz，因为抽样频率为8KHz。3.4kHz的低通滤波器输出再通过一个截止频率为200Hz高通滤波器滤波。通过高通滤波器后信号被数字化。信号被转化为8bit的数字表示（使用u-Law或A-Law压缩格式）。u/A-Law脚格式VssA-LawVDDu-Law8bit的u-Law或A-Law抽样值被送到PCM接口，用于由外部帧同步FST提供的采样速率的串行传输。7.2接收通道D-to-A通道的8bit数字输入抽样值在PCM接口由串行转为并行bit数据。在帧同步FSR每个周期间，并行bit数据通过u/A-Law解压缩，并且转换为模拟抽样值。低通平滑滤波器的输出通过缓冲提供接收输出信号RO-。RO-输出可以连接到PAI脚来提供差分输出，PAO+和PAO-具有高驱动能力。通过使用外部电阻，，可以实现输出放大器的增益调节。如果发送发送功率放大器未被使用，PAI连到VDD使其掉电。7.3电源管理7.3.1模拟和数字电源W681310的模拟和数字电源供给必须在2.7V~5.25V。电源连接到VDD脚。VDD脚通过0。1uF陶瓷电容连接到地。7.3.2模拟信号接地参考旁路该系统有一个内部精密基准电压源，它产生VDD/2的中间电源模拟地电压。此电压需要通过一个0.1μF陶瓷电容去耦到VSS在VREF引脚。7.3.3模拟信号接地参考电压输出模拟地参考电压可于VAG引脚的外部参考。此电压需要通过一个0.01μF陶瓷电容去耦到VSS。模拟接地参考电压从VREF引脚上的电压产生，并且也用于内部的信号处理。7.4PCM接口PCM接口受BCLKR，FSR，BCLKT和FST控制。输入数据通过PCMR引脚接收和输出数据通过PCMT引脚发送。该接口的操作模式示于表7.3。BCLKRFSR接口模式64K~4.8MHz8KHz长帧或短帧同步VssVssISDNGCI信道B1VssVDDISDNGCI信道B2VDDVssISDNIDL信道B1VDDVDDISDNIDL信道B2表7.3PCM接口模式选择7.4.1长帧同步7.4.2短帧同步7.4.3GCI（GeneralCircuitInterface）7.4.4IDL（InterchipDigitalLink）7.4.5系统时钟8.时序图9.极限参数9.1极限参数条件值结温150°C存贮温度-65°C~+150°C所有脚电压（Vss-0.3V）~（VDD+0.3V）所有脚电压（输入电流限制在+/-20mA）（Vss-1V）~（VDD+1V）VDD-Vss-0.5V~+6V9.2工作条件温度-40°C~+85°CVDD+2.7V~+5.25VVss0V10.电气特性符号参数条件最小典型最大单位Vil输入低电压0.6VVih输入高电压2.2VVolPCMT输出低电压IoL=1.6mA0.4VVohPCMT输出高电平IoL=-1.6mAVDD-0.5VIDDVDD工作电流无负载3.35mAIsbVDD待机电流FST，FSR=Vss；PUI=Vss10100uAIpdVDD掉电电流PUI=Vss0.110uAIiL输入漏电流VssVinVDD-10+10uAIoLPCMT输出漏电流VssPCMTVDD，高阻态-10+10uACin数字输入电容？10pFCoutPCMT输出电容PCMT高阻态15pF注：1.典型值：Ta=25°C，VDD=3.0V10.2模拟信号电平和增益参数（略）VDD=2.7V~3.6V；Vss=0；Vag为所有模拟信号的参考；MCLK=BCLK=2.048MHz；FST=FSR=8KHz；FST=FSR=8KHz同步操作。参数标志条件典型发送（AD）最小10.3模拟失真和噪声参数（略）10.4模拟输入和输出放大器参数VDD=2.7V~3.6V；Vss=0；Vag为所有模拟信号的参考；参数符号条件最小典型最大单位AI输入补偿电压Voff，aiAI+,AI-+/-25mVAI输入电流Iin，aiAI+,AI-+/-0.1+/-0.1uAAI输入阻抗Rin，aiAI+,AI-toVag10M欧姆AI输入电容Cin，aiAI+,AI-10pFAI普通模式输入电压范围Vcm，aiAI+,AI-1.2VDD-1.2VAI普通模式抑制比CMRRtiAI+,AI-60dBAI放大器增益带宽积GBWtiAO，Rld=10K欧姆2150KHzAI放大器直流开环增益GtiAO，Rld=10K欧姆95dBAO输出电压范围VtgRld=2K欧姆toVag0.4VDD-0.4V负载阻抗RldtgroAO，ROtoVag2K欧姆负载容抗RldtgroAO，RO200pFAO&RO输出电流Iout10.5=A0.RO-=VDD-0.5+/-1.0mARO-输出阻抗Rro-RO-，0~3400Hz1欧姆RO-输出补偿压降Voff，ro-RO-toVag+/-25mV模拟低电压Vag相对于VssVDD/2-0.1VDD/2VDD/2+0.1VVag输出阻抗Rvag在+/-25mV内变换12.525欧姆PAI输入补偿压降Voff，paiPAI+/-25mVPAI输入电流Iin，paiPAI+/-0.05+/-1.0uAPAI输入阻抗Rin，paiPAItoVag10M欧姆PAI放大器增益带宽积GBWpiPAO-无负载1000KHz输出补偿压降Voff，poPAO+toPAO-+/-50mV负载阻抗RldpoPAO+，PAO-差分300欧姆负载容抗CldpoPAO+,PAO-差分1000pFPAO输出电流Ioutpao0.4=PAO+,PAO-=VDD-0.4+/-6.0mAPAO输出阻抗RpaoPAO+toPAO-1欧姆PAO差分增益GpaoRld=300欧姆，+3dBm，1KHz，PAO+toPAO--0.20+0.2dB10.5数字I/O10.5.1u-Law编解码器特性（略）10.5.2A-Law编解码器特性（略）10.5.3PCM编码10.5.4PCM0dB输出编码11.典型应用电路