数字电路第三章

第三章门电路解：两种情况下的电压波形图如图A3.4所示。【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的逻辑函数式。（a）图P3.7（a）电路可划分为四个反相器电路和一个三输入端的与非门电路，如图所示。从输入到输出逐级写出输出的逻辑函数式，'111'1'1'1)(,,,CBADCCBBAA''''111')(CBACBACBADY（b）图P3.7（b）电路可划分为五个反相器电路和一个或非门电路，如图所示。从输入到输出逐级写出输出的逻辑函数式：'111''''()()YABCABCABC（c）图P3.7（c）电路可划分为三个与非门电路、两个反相器电路和一个或非门电路，如图所示。从输入到输出逐级写出输出的逻辑函数式：''')(,)(,)'(,)(GINHHEFGCDFABE'''''()()'()'()()YIHABCDINHABCDINH（d）图P3.7（d）电路可划分为两个反相器电路和两个传输门电路，如图所示。从输入到输出逐级写出输出的逻辑函数式：ABBAY''【题3.8】试画出图3-8（a）（b）两个电路的输出电压波形，输入电压波形如图（c）所示。输出电压波形如右图所示：【题3.9】在图3-21所示电路中，G1和G2是两个OD输出结构的与非门74HC03，74HC03输出端MOS管截止电流为导通时允许的最大负载电流为这时对应的输出电压VOL（max）=0.33V。负载门G3-G5是3输入端或非门74HC27，每个输入端的高电平输入电流最大值为，低电平输入电流最大值为，试求在、、、、并且满足，的情况下，的取值的允许范围。uAIOH5(max)mAIOL2.5(max)uAIIH1(max)uAIIL1(max)VVOD5VVOH4.4VVOL33.0LR解：的最大允许值为：的最小允许值为：故的取值范围应为：LRkmInIVVRIHOHOHODL6.31101910524.4566(max)LRkImIVVRILOLOLODL9.0109102.533.05||63'(max)(min)LRk6.31k9.0RLAIOH5)max(AIOLm2.5)max(VIOL33.0)max()(21212121'DDCCBBAAYkmInIVVRIHOHOHDDL20101010544.4566(max)kImIVVRILOLOLODL9.01010102.533.05||63'(max)(min)k20k9.0RLVVCE1.0)sat(RsatCE)(12123.97ERRRkRR105.15.118IEIvvvV105.12.25.118EvVV51055.11.695.118EvVV31.690.70.253.9710EBEBEvViAmAR()3()100.10.32()30(10.02)10ccCEsatBSCCEsatVVIAmARRBBSiI【题3.13】试分析图3.13中各电路的逻辑功能，写出输出逻辑函数式。（a）Y=AB（b）Y=A+B（c）)(BAY（d）Y)时1）当（(21GGA)时0）当（(高阻态21GG【题3.14】指出图3.14中各门电路的输出时什么状态（高电平、低电平、高阻态）。已知这些门电路都是74系列TTL电路。解：Y1为低电平，Y2为高电平，Y3为高电平，Y4为低电平，Y5为低电平，Y6为高阻态，Y7为高电平，Y8为低电平。【题3.15】说明图P3.15中各门电路的输出是高电平还是低电平。已知它们都是74HC系列的CMOS电路。解：Y1为高电平，Y2为高电平，Y3为低电平，Y4为低电平VVVVOLOH4.0,2.3VAVIOLIH4.0。40AIOLm16)max(VVOH2.3AIOHm4.0-)max(VVOL4.0(max)16101.6OLLILINIVVOH2.3(max)3110.41052240OHHIHINIVVIL4.0VVIH4AIIH20mAIIL4.0KKIVRILIL2.04.054.05)max()max(）max（2KKIVVRRIHIHCC1002.0545215)max()max(maxKKRRRR8.9)2.010(21因此)max(2max）max（1OHOL(max)3.23P3.23R_1G_1G_2G_374LSOCI100A,?I8mAG_4G_5G_674LSV_0.40.4m,200CC5V.4,3.OC2,OLILIHOLOHVAAVVIIVV【题】计算图电路中上拉电阻的取值范围。其中、、是系列门，输出管截止时的漏电流输出低电平时允许的最大负载电流。、、为系列与非门，它们的输入电流。给定要求门的输出高低电平满足V。kKmInIVVRIHOHOHDDL29.4602.031.02.35(max)kKImIVVRILOLOLODL68.04.0384.05||'(max)(min)k29.4k68.0RL【题3.29】试说明下列各种门电路哪些可以将输出端并联使用（输入端的状态不一定相同）：（1）具有推拉式输出级的TTL电路；（2）TTL电路的OC门；（3）TTL电路的三态输出门；（4）互补输出结构的CMOS门；（5）CMOS电路的OD门；（6）CMOS电路三态输出门。解：（1）、（4）不可；（2）、（3）、（5）、（6）可以