您好,欢迎访问三七文档
当前位置:首页 > 高等教育 > 工学 > 北大集成电路原理与设计期末试卷3含答案
北京大学信息科学技术学院《集成电路设计实习》实验报告第1/2页课程名称:集成电路设计实习课程号:04831060综合实验报告姓名:×××××学号:×××××班级:×××××院系:×××××合作者姓名(学号):××(××)完成日期:××××/××/××成绩:北京大学信息科学技术学院《集成电路设计实习》实验报告第2页一、实验名称两级运算放大器二、实验目的1、掌握模拟CMOS集成电路的设计方法,包括原理图的输入、电路分析、参数优化等操作;2、完成两级运算放大器的版图设计,注意版图的对称性和隔离的设计,完成版图的DRC和LVS检查,并完成放大器电路的后仿真;3、设计Padframe,并完成互连(选做)。三、实验要求1、设计一个差分输入,单端输出的两级运算放大器;2、运算放大器满足以下性能要求:(1)能够驱动负载,要求负载电容CL=15pF,负载电阻RL=100kΩ;(2)使用电源端VDDA=5V;(3)增益带宽积GBW40MHz;(4)增益AV080dB;(5)相位裕度PM65;(6)输入摆幅大于3V,输出摆幅尽量大;3、可以自由选择电路结构,推荐第一级使用折叠式共源共栅,第二级采用共源输出级,补偿方式采用Miller电容+消零点电阻补偿;4、要求设计出的电路功耗、面积合理,版图美观。北京大学信息科学技术学院《集成电路设计实习》实验报告第3页四、实验过程1、实验原理(1)两级运算放大器:为了克服单级运算放大器输出摆幅小的缺点,需要设计两级运算放大器,其中运放的第一级提供尽可能高的增益,而运放的第二级则提供大的输出摆幅。图1运算放大器部分主体结构(不含偏置电路)M8M6M7M5M11M4M10M3VddaM9M1M2IN+IN-M13M12R1C1OUTVBIAS2VBIAS1VBIAS0VBIAS2VB_I(2)两级运放的增益和输出摆幅的简单估算:第一级增益:144111886((//))//()outmOoomooRgrrrgrr=,111vmoutAgR=;第二级增益:()2121213||vmooAgrr=;总增益:12vvAAA=;输出摆幅:,min12outdsatVV=,,max13outDDdsatVVV=−。(3)运算放大器的偏置:如图1电路所示,VB_I,VBIAS0~2都需要偏置电路提供,其中VB_I和VBIAS2是镜像电流源的偏置电压,目的是使得M9~M11提供电路所需要的200mA电流,北京大学信息科学技术学院《集成电路设计实习》实验报告第4页为M12提供第二级所需要的2.8mA电流。图2运算放大器的偏置电路M3M6M2M1M4M5M7VDDVBIAS0VBIAS2VBIAS1100uAVB_IW1/L1W1/L1W1/NL1W2/L2W2/ML2W2/L2偏置电路工作原理:M1~3支路:111_GSTHDsatVBIVVV==+,其中M2、M3可看成串联后的MOS管M23,2320_GSGSVBIASVBIVV=+−,若M1、M3均取11/WL,而M2取11/()WNL,则M23等效沟长为1(1)NL+。设13DsatDsatDsatVVV==,则可得到等效MOS管M23的231DsatDsatVNV=+,0_(11)DsatVBIASVBINV=++−,因为要求0_DsatVBIASVBIV−,所以N3,通常N取值为4~6。M4则将100uA电流以一定倍数镜像到M5~7支路,M5~7支路的原理类似M1~3支路,M6沟长取L2的M倍,M取值4~6。(4)极点位置与相位裕度:相位裕度:11290tan...tanppnGBWGBWPMff−−⎛⎞⎛⎞≈°−−−⎜⎟⎜⎟⎜⎟⎜⎟⎝⎠⎝⎠,一般fp3,fp4,……,fpn均远大于GWB,所以PM表达式中含这些频点的项可以略去,但实际设计中还是必须考虑第三及更高极点的影响。在两极运放的设计北京大学信息科学技术学院《集成电路设计实习》实验报告第5页中,几个极和零点的位置如下:121pSVcRACω≈,21mpELCgCCCω≈⎛⎞+⎜⎟⎝⎠,mZcgCω≈。(5)两级运放的补偿:两级运放中右半平面的零点是一个严重的问题,因为它在表达式/()mCGDgCC+中,而要使得主极点处在合适的位置,CC又要足够的大。增加与补偿电容串联的电阻能够有效改善零点的频率。11()ZCmZCgRω−≈−消除零点的方法:取999111/LLZmmCmCCCRggCgC=××≈使得电路中的正零点变为负零点,并且移动到高频的位置上。2、实验步骤(1)察看电路的模型文件(.scs)文件,或通过对MOS管简单电路的DC分析并查看MOS管的直流工作点参数,得到NMOS和PMOS的基本工艺参数。通过查看模型文件可得1:栅氧化层厚度:12.7OXtnm=,单位面积电容:202.719/OXOXOXCfFmtεεμ==,迁移率:22414.6258.9/npμcmμcmVs==/Vs,,可得出:22112.7370.39noxpoxμCA/VμCA/Vμμ==,,阈值电压:0.745THNVV=,0.973THPVV=−1BSIM3v3.3MOSFETModelUserManual——DepartmentofElectricalEngineeringandComputerSciences,UniversityofCalifornia,Berkeley,CA94720北京大学信息科学技术学院《集成电路设计实习》实验报告第6页(2)在schematic中画出主电路、偏置电路和测试电路的电路图,但是先不画补偿电容和消零电阻,先调整电路,尽量使得低频增益满足设计要求。(3)粗略的估算,不考虑其他的二级效应,取0γ=,计算第一级放大电路的各项参数,先分配过电压值,取M1~M2:0.2V,M3~M8:0.3V,M9:0.3V,M10~M11:0.3V,设流过M9~M11的电流为200uA,流过M1~M8的电流为100uA,根据:22DmOXDDSatIWgCIVLμ==,可得到:22DDSatOXIWLVCμ=,由上述过电压和电流的参数推算出:1,271.03WL⎛⎞=⎜⎟⎝⎠,3,419.71WL⎛⎞=⎜⎟⎝⎠,5~831.57WL⎛⎞=⎜⎟⎝⎠,963.14WL⎛⎞=⎜⎟⎝⎠,10,1139.43WL⎛⎞=⎜⎟⎝⎠。为了便于画版图,将M5~8的W和L取相同数值,将M3、M4、M10、M11的W和L也取相同数值,另外,由于M10、M11、M12均为镜像电流源管,为了保证镜像电流的复制精度,这些管子的沟长L应该大于1,这里先取M9~M11管的沟长L为2。四舍五入以及将结果尽量取整倍数值之后,得到最后确定的电路参数为:M1、23、45、67、8910、11W/um0.5520.60.622L/um4080202012880(4)设第二级电流为3mA,由于M9和M13管共用偏置电压,所以M13的W应为M9的15倍;M12管为放大管,沟长L取最小值,又根据第二极点的表达式()212/21/pmECLfgCCCπ≈+,一般设/1/4ECCC=,PM=4GBW时PM65°,令24pfGBW≈。GBW题设要求40MHz,取一定的余量,令4GBW=200MHz,可得到120.0236mgS≈。于是可以得到:M1213W/um4201920L/um0.52M12和M13管子尺寸过大需要调整。(5)偏置电路根据计算出来的M9~11的参数取值,偏置电路M1~3支路通过北京大学信息科学技术学院《集成电路设计实习》实验报告第7页100uA电流,M4~7支路通过200uA电流,这样运放第二级M13只需要镜像得到偏置电路M4~7支路电流的15倍即可,小的电流镜像倍数能够提高电流镜像的精确度。偏置电路中M2的沟长倍数N和M6的沟长倍数M均取为6。(6)仿真,对电路进行AC分析,得到低频增益低于设计要求。增大M5~8的沟长L,增大M3~8、M10、M11的W,使得低频增益超过设计要求。也可以适当减小第二级电流,使得第二级的增益变大,但是效果不太明显。注意在调整的过程中根据电流要求也要同步改偏置电路MOS管的宽长比。(7)在电路中增加Miller补偿电容,由前述对第二极点位置的计算,其中的121223EOXCWLC≈,考虑一定的余量,取1212OXWLC,得571ECfF≈,取4CECC≈,Miller补偿电容值约为2.3CCpF≈。将其加入电路,观察仿真结果。(8)在电路中增加消零电阻19/110ZmLCRgCC−=≈Ω,将其加入电路,观察仿真结果,相位裕度仍然不能满足要求。(9)要满足相位裕度的要求可以从以下几个方面考虑:与提高相位裕度有关的公式原理与实现121pSVcRACω≈减小第二级放大倍数,将第一极点向高频方向移动,可以适当增加第二级电流,减小12mg,但效果不理想。1221mpELCgCCCω≈⎛⎞+⎜⎟⎝⎠(1)增大cC将第二极点向高频方向移动,此法也使得第一极点向低频方向移动;(2)减小12mg,调M12宽长比,但12mgW∝,而ECW∝,第二极点向高频方向移动的效果不理想。(3)减小LC,M13管子尺寸很大,其GDC并联到LC上使负载电容增大,如能减小M13栅面积也能使第二极点右移190...tanpnGBWPMf−⎛⎞≈°−⎜⎟⎜⎟⎝⎠将第三极点及更高频极点向高频方向移动11()ZCmZCgRω−≈−适当增大Rz,使得负零点向低频方向移动北京大学信息科学技术学院《集成电路设计实习》实验报告第8页先增大cC并仿真观察结果,如果PM仍不满足要求则适当增加第二级电流,或者增大Rz,但是Rz不能太大,原因在第七部分解释。上述调整后相位裕度接近设计指标,达到64°左右,观察仿真得到的频率特性曲线,可以观察到在GBW附近,相移特性曲线下降的很快,说明第三极点及以后的极点对GBW处的相位特性也有一定的影响,考虑调整更高频极点。电路中的高频极点主要与电路中MOS管的GDC或GSC有关,减小这些电容,也就是在保持宽长比的情况下减小MOS管的宽长,能使得高频极点向更高频率方向移动。MOS管宽长与极点的关系可以总结如下(pnf表示第三极点或更高频极点)M1、23、45、67、8影响的极点pnf1pf,pnfpnf1pf,pnfM910、111213影响的极点pnfpnf1pf,2pf1pf,2pf经过多次尝试和仿真,保持宽长比不变,M9和M13的沟长L减小到1.2um,M5~8的沟长L减小到0.8um可以在满足低频增益要求的条件下同时使得相位裕度超过设计要求,达到约67°,M3、M4、M10、M11由于是NMOS管,所占面积不大,为了保证第一级增益和保持电流镜像精度,沟长仍然取为2um。(10)检查电路,检查每个元件的直流工作点,确保每个MOS管都工作在饱和区且Vdsat不会太小(约200mV),第一级放大电路的PMOS上半部分和NMOS下半部分的mOgr大体对称接近,第一级和第二级的电流满足要求。微调各元件参数,使得仿真测得的电路各个指标全面超越设计要求,以保证在提取电路的寄生参数作后仿真时电路指标仍然能够满足设计要求。最终的电路参数参见第五部分的实验数据。最后,为了方便画版图,将电路中各MOS管的Multiplier改为4的倍数。(11)仿真完成后开始设计电路的版图,对于放大器第一级的对称管,尽量采用共质心对称的画法,这样做的好处是(i)使得对称管在制作时的物理参数尽量对称,避免工艺偏差的影响;(ii)对称的图形可以通过拷贝翻转得到,减少绘图工作量。北京大学信息科学技术学院《集成电路设计实习》实验报告第9页1、M5、M6采用交叉共质心结构;2、M7和M8为了紧凑没有采用交叉对称结构,因为4x的叉指结构如图所示,如果画成交叉对称结构要求两管必须共源或共漏,但M7、8不满足这样的要求;3、如图M8的3源2漏结构有利于减小8GDC的大小,对第二极点向高频移动有利。1、放大管M1、M2采用共质心对称的结构;2、M1管到左右ntap的距离与M2管到左右ntap的距离相同,为M1、M2提供接近相同的物理环境;3、V+和V-输入对
本文标题:北大集成电路原理与设计期末试卷3含答案
链接地址:https://www.777doc.com/doc-10661513 .html