CADENCE PSD142入门教程

CADENCEPSD14.2入门教程应用技术项目组1.11库cadence板级设计系统按调用它的软件工具可分为如下四类：＊符号库------Concept-HDL调用＊信噪库------SingNoise调用＊逻辑功能库-------VerilogXL调用＊物理库------Allegro调用1.12原理图输入在Cadence板级设计中的原理图输入工具为CONCEPT-HDL，它可以灵活高效地将原理图输入计算机，并生成后继工具能够处理的数据。1.13设计转换与修改管理它实际上是原理图与PCB之间的一个纽带，负责将原理图中所表述的器件连接关系及元件封装说明翻译成PCB所能接受地格式，并将PCB信息反馈到原理图中，以保证原理图与PCB同步。这种由前到后和由后到前的设计数据的转换与传递都是由这一环境完成的。第一章系统简介§1.1系统组成1.14物理设计与加工数据的生成这一环境主要完成PCB版图的设计（包括布局、布线）和生成后继制造与加工PCB板所需的各种数据文件。1.15高速PCB规划设计环境在该环境中可以对PCB版图进行电磁兼容性(EMC)和信号完整性分析，并将分析结果传递到Concept和Allegro，从而不断修改和完善PCB版图。该工具在信号频率较高的PCB版图设计中尤为有用。§1.2设计流程Cadence板级系统设计的基本思想可用图1.1表示，其中：＊ProjectManager：管理项目设计所使用的工具及工具所产生的数据＊DesignSync：设计同步，保持原理图与PCB一致性＊Allegro：板图设计工具＊FloorPlanner：高速PCB规划设计项目管理器ProjectManager原理图输入ConceptHDL↓设计转换（导出逻辑连接）DesignSync↓图1.1板级设计流程板级设计Allegro/SPECTRA↓设计转换（导入物理封装）DesignSync↓高速PCB规划设计Floorplanner反标↑∣∣∣∣∣第二章项目管理器启动项目管理器的路径为：开始所有程序CadencePSD14.2projectManager,其界面如图2.1:项目管理器是对用户的设计进行统一管理以及进行环境设置的工具，在这个环境中可以调用各种工具进行后继的设计。在本章中我们将首先学习如何创建一个工程项目，然后介绍项目的目录结构，最后介绍Cadence的库结构。图2.1项目管理器§2.1创建新的设计项目创建过程如下1、首先创建一个自己的工作目录，用来存放所有的设计文件，例如：D：\myworking2、启动ProjectManager3、选择New4、在Projectname中输入项目名myproj,在Location中输入D:\myworking,点击Next。如图2.2所示图2.25、在图2.3中，左方框内为可供挑选的库，右方框内为项目要用到的库，点选左框内库以“ADD”方式加入右框内，确认myproj_lib和standard库出现在ProjectLibraries中。如果缺少任意一个，则可能是输入的项目名或指定的路径不是新的，请点击previous回到上一级修改。若无错误请点击“NEXT”。图2.36、输入一个设计名mydesign(一个工程项目可能有许多设计，每个设计又能包含多原理图），如图2.4所示图2.47、点击NEXT（确保所有的项都应被选中），如图2.58点击Finish结束图2.5第三章原理图设计在这一章里将介绍原理图的输入工具Concept-HDL的具体使用方法。第一节介绍Concept-HDL的常用工具；第二节结合一个实例说明工具的具体用法；第三节介绍层次原理图的设计。§3.1Concept-HDL3.11Concept-HDL的启动按第二章介绍的方法创建一个项目后，在项目管理器中点击DesignEntry进入Concept-HDL，界面如图3.1图3.1在图3.1中的标题栏内显示的是将要编辑的原理图文件信息，即：mydesign.sch.1.1。它的格式为〈Cell〉.〈View〉.〈Version〉.〈Page〉。该处的Version并不是原理图经过多次改后每次的版本号，而是将该原理图作为一个单一的逻辑功能元件时，出现在原理图中的元件符号版本。3.1.2添加元件Cadence中的元器件不仅包括一般的物理意义上的元器件实体，还可以包括逻辑上的一些符号，如总线连接符号、总线拆分符号等，甚至连图纸也是作为元器件来添加的。一个元器件有不同的版本（即视图），系统默认为1，添加元件时，点击右键选Version来选择不同的视图符号。一个元器件也可以有多个封装类型，添加时，选择物理方式添加，可以根据chips文件和part_table文件中定义的封装类型来添加元件。点击componentadd,出现选择器件对话框，如图3.2图3.2选择器件对话框点击physical可以进行物理方式添加；如果元器件不在Library列表中，可以点击searchstack进行库的添加。除了选择菜单命令外，还可以直接从ADD工具栏中点击添加器件按钮。图3.3也可直接在命令窗口中输入add命令图3.43.1.3画线concept-HDL的画线有两种方式，一种为手动画线（Draw)在连线的同时，点击右键可输入信号名（网络标号），另一种是自动画线（Route)，分别点击线的起点和终点，线将自动连接。这两种都在wire菜单中，在Draw方式下双击左键或点击右键next画下一条线，紧接着右键done则结束本次画线。3.1.4添加信号名点击WireSignalName…出现添加信号名对话框，依次键入要添加的全部信号名的名称，在信号名所在的信号线上点击左键（使十字光标与信号名重合）则完成一次添加，添加后的信号名会自动从对话框中消失。如果用户不添加信号名，存盘时系统会自动给没有信号名的网络添加信号名，建议大家自己对每个网络添加信号名以利于以后的PCB设计及仿真。3.1.5总线信号名的命名规范对于总线，命名格式为：信号名最高位..最低位。例如8位数据总线可命名为D7..0给一条信号线添加总线信号名后，线会自动加粗以区别于一般信号线。一个信号名后加后缀_N表示该信号是一个逻辑低有效的信号，在信号名后加上“\G”或在信号名前加上”/”或“！”都表示该信号是一个全局有效的信号。对于数字元件电源和地管脚已在chip.prt文件中进行了说明，为了取代chip.prt中文件定义的POWER_PIN属性，可以在原理图中给元件添加POWER_GROUP属性。如图3.5图3.53..1.6添加属性Cadence中属性有四种类型：＊systemproperties-由系统指定，分配给wires(nets)或pin。＊schematicproperties-由用户指定，分配给component、wires(nets)或pin。＊symbolproperties-是在元件库中指定的。＊occurrenceproperties-由用户指定，可以对同一属性指定不同的值。以下是几种常用属性的名称：PATH：器件在原理图中的标号，防止元件时系统会自动添加，如I10SIGNAL_NAME：信号名，添加信号名时系统自动生成，亦可作为属性添加LOCATION：元件所属的物理器件的名称，如U2BODY_NAME：器件的物理名称，如74LS00点击TextProperty出现添加属性对话框，出现属性的名称和值，点击OK，鼠标指针变成十字，点击想要添加属性的器件、管脚或网络，完成一次添加。如果要添加多个器件，选择TextAttribute,再点击想要添加属性的器件、管脚或网络，出现添加属性列表，如图3.6图3.6在图3.6的方框内填入想要添加的属性名称和值，然后在Visible中选择显示类型，是名称和值都显示（Both），还是都不显示（None）或只显示一种（Name或Valuue），在Align中选择对齐方式，点击OK，完成添加。3.1.7常用的操作在View菜单中有各种命令对图纸进行放大，缩小，局部放大，这些命令都有其对应的热键，大家可以在下拉菜单中试一试。3.1.8器件操作在Component菜单中的命令可以对器件和属性进行编辑操作，这些命令也可以直接从Edit工具栏中选取，如图3.7图3.73.1.9组操作组是原理图中某些元素的集合，这些元素可以是器件、网络、属性、注释，但不能是管脚。定义了组以后，我们可以对组内的任意元素进行操作。有三种定义组的方法：＊矩形框＊多边形框＊表达式这三种方法都可以在Group菜单中找到。创建一个组以前，我们应用一个字母给组命名。否则下次定义的组会覆盖本次的结果。名称选择可以点击GroupSetCurrentGroup,另外亦可从工具栏中选择（图3.8）图3.8定义了组以后，我们可以在Group菜单栏且只能在Group菜单栏下对组进行MOVE、Delete、Copy、Replace、Display等各种操作，但在此之前必须设定当前要进行操作的组。方法和定义组时的操作一样。3.1.10错误检查Concept-HDL具有强大地差错功能，在默认情况下，系统会在每次存盘时对原理图进行错误检查。检查类型包括电连接检查、图符检查、名字检查、其他检查，我们可以在ToolsOptionCheck标签下进行设定。也可点击ToolsCheck进行实时检查。此外Cadence还提供了更强大地查错工具----Checkplus,它在ProjectManagerTools下，具体设定和使用，麻烦大家查阅帮助文件（安装目录\doc\checkplus\checkplus.pdf)。3.1.11点画命令点画命令是Cadence独特的一种快捷方式，可以直接用鼠标在屏幕上写特定的笔划，不同的笔划表示不同的命令。例：Z表示放大，W表示整体显示。我们可以根据自己的习惯来定义笔划。方法是在命令窗口中敲入stroke,出现如图3.9的设定对话框。具体定义可参看帮助。图3.93.1.12原理图展开在层次和多页原理图设计中，原理图的展开可以使我们深入到设计的每一层每一页，以便对设计进行全局的跟踪、查找。原理图展开后，用户的设计将成为一个整体保存在数据库中。展开的方法是ToolsGlobalFind,如图3.10在Name中输入想要查找的网络或信号名，点击Find,点击列表中的器件或网络，该器件或网络就会高亮显示，其中HierarchicalName和LibraryLocation是查看方式选项。跟踪网络的方法是ToolsGlobalNavigate,出现对话框后，点击任意wire,则与该wire相连网络会被加入列表，点击列表中的任意网络均会被高亮（Highlight)显示.图3.103.1.13Standard库我们将在这里熟习Standard库中一些常用符号的用法。＊BusTap：用来指明某根单线在总线中的位置。例：有一条总线D3..0,要将四条单线从中分出，选wire菜单BusTap，分别在总线上引出四根线后，如图3.11，每条线上均有一个“？”，“？”是用来添加BN（位号）属性的值。添加方法是wireBusTapValue。出现如图3.12的对话框图3.12图3.11在最高位（MSB）中填入3，在最低位(LSB）中填入0，Increment(步进值）中填入1，用鼠标画一条线，从高位到低位穿过四条线，松开鼠标后，“？”会自动赋予位号。效果如图3.13和3.14图3.13图3.14＊Merge：用来合并或分割总线。输入输出总线的宽度必须一致。（具体用法和规则可以查看帮助文件（HelponLineBookprintableversionofConcept-HDL)＊Slash：用来指明总线的宽度＊Alias：用来给同一个网络起不同的名字§3.2一个实例本节通过一个7段显示码转换成BCD码的例子来使大家进一步熟悉Concept-HDL。3.2.1添加库1、在Add工具栏中选择添加按钮；2、在添加器件对话框中，点击SearhStackEdit