二篇-4章2浙大版集成电路课后答案

题2.4.18试用负边沿JK触发器和“与-或-非”门构成一个四位数码并行寄存和一个四位数码串行解：令C是并行寄存数据和实现右向移位操作的控制端，其用JK触发器构成的框图如图所示：令C=1并行存数，C=0时为右移串入后，得出各组合电路的逻辑函数，现以1J3和1K3函数为例,列出真值表，求出函数式，其它式子也照此类推。输入输出CQ2D31J31K30000100101010100111010001101101100111110233311QCCDKJ122211QCCDKJ011111QCCDKJSRDCCDKJ00011由四个函数式画出的电路图如图所示：题2.4.19图题2.4.19是一个实现串行加法的电路图，被加数11011及加数10111已分别存入二个五位被加数和加数移位寄存器中。试分析并画出在六个时钟脉冲作用下全加器输出Si端、进位触发器Q端以及和数移位寄存器中左边第一位寄存单元的输出波形(要求时间一一对应)。1D2D3DFF3FF2FF1FF0SRD1JC11K组合逻辑电路1JC11K组合逻辑电路1JC11K组合逻辑电路1JC11K组合逻辑电路CP0D0Q1Q2Q3QCD1DSR1JQC11K11JQC11K11JQC11K11JQC11K1CPCQ3Q2Q1Q0D3D2D0≥1&≥1&≥1&≥1&图题2.4.19解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?(2)若计数脉冲频率fCP为700Hz时，从Q2端、Q0端输出时的频率各为多少?图题2.4.20解：分析计数器电路有多种方法，列表法：以CP为顺序，依次列出触发器的初态、输入，和次态，可以得出结论。但在异步计数器时，要注意有无CP脉冲。写出各触发器的状态方程，依次设定初态，用计算方法求得次态，得出结论。同样注意，状方程有效必须有CP脉冲。写出各触发器的状态方程后，用填卡诺图的方法，得出结论。下面用写出各触发器状态方程后，依次设定初态计算法为例：(a)是一个同步计数器，各触发器激励方程11,10120KQQJnnnnnQQKQJ021011,111,12012KQQJnn和数最左一位进位触发器Q0t0t0t0tCP全加和Si触发器激励方程代入各自的特性方程求得状态方程：nnnnnnQQQQKQJQ012222212nnnnnnnnQQQQQQKQJQ01201111111nnnnnnnQQQQQKQJQ0102000010依次设定初态，计算出次态如下：初态设定从000012nnnQQQ开始，→001→010→011→100→001101012nnnQQQ→010，110012nnnQQQ→000，111012nnnQQQ→000有状态转换图为：111→000←110所以电路的模是M＝4，采用余1码进行计数↓四分频后，最高位的输出频率为001→010←101700／4＝175Hz，电路能自启动。↑↓100←011(b)电路是一个异步计数器，写出状态方程的方法同上，但每个状态方程后面要带CP方程，该状态方程才有效。各级触发器的状态方程为：nnnnnQCPQQKQJQ122222212,CPCPQQQQQQKQJQnnnnnnnn210201111111,CPCPQQQQKQJQnnnnnn1012000010,依次设定初态后，计算求得结果如下：111→000→001→010→011所以电路的模为M＝7，采用421编码进行计数，↑能自启动，最高位的输出频率为110←101←100←700／7＝100Hz题2.4.21试简述分析同步和异步时序逻辑电路的一般方法。解：经过上述二个时序逻辑电路的分析可知：①写出时序电路中各触发器的驱动方程，特性方程，驱动方程代入特性方程后求得触发器的特性方程，和CP方程（同步时序电路可以不写）；②依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；③由求得的状态，画出状态转换图（把所有的状态都画上）；④根据状态转换图，可以画出波形图（时序图）；⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；分析时序电路还可以用其它的方法，本题不一一列出。题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。图题2.4.22解：根据已知的波形图，这是一个三相脉冲六个节拍波形，在令X=1正转，X=0反转时，其状态转的图为：X=1100→110→010↑101←001←011X=0100→101→001↑110←010←011代表三相电脉冲A(Y0),B(Y1),C(Y2)需要三个JK触发器驱动，三相电脉冲ABC用CBAQQQ表示后，列出真值表如下：控制状态与初态次态各JK端状态XnAQnBQnCQ1nAQ1nBQ1nCQAJ1AK1BJ1BK1CJ1CK10100101×00×1×0101001×10××000010110×1××000110100××0×100101101××00×0110100×0×10×1100110×01×0×1110010×1×00×10100110××01×10110010××1×010011011×0××01101100×00××1用卡诺图化简后得：BCABCCBAXQQXKXQQXQXQXJ,同理：CABCABXQQXKXQQXJ,同理：ABCABCXQQXKXQQXJ,当三相线圈不允许同时为0，或为1时，用DR、DS进行处理。则当出现000或111时，利用DR,DS置成100所以CBACBADCDBDAQQQQQQRRS电路如图所示：图中不允许出现的状态置成100部分电路图没有画出来。用DABCCABBCAXQQXDXQQXDXQQXD,,不允许出现000和111状态用置“0”置“1CBACBADCDBDAQQQQQQRRS题2.4.23TTL电路组成的同步时序电路如图题2.4.231Q1、Q2、Q3波形，并说明虚线框内电路的逻辑功能。2Z输出和各触发器的置零端CR连接在一起，试说明当X1X2X3为110时，整个电路的逻辑功能是什么？图题2.4.23解：1.nnnnnnnnnnnnQQQQQQQQQQQQ031112121212313,,经分析后，其状态转换图为：000→001→010→011→100↓2.)()()(332211QXQXQXZ,当110321XXX321QQQZ,当123QQQ出现011状态时，0ZCR使计数器的状态清0题2.4.24中规模集成计数器74LS193功能表和引脚图分别如题表2.4.24和图题2.4.24所示，其中CO和BO1X1JQC11K11JQC11K11JQC11K1CPQAQBQC≥1&≥1&≥1&274LS193连接成8421编码的十进制减法计数器。题表2.4.2474LS193功能表输入输出CRLDUCPDCPDCBA3Q2Q1Q0Q1×××××××000000××3D2D1D0D3D2D1D0D01↑1××××四位二进制加法计数011↑××××四位二进制减法计数图题2.4.24解：1.电路是一个双时钟触发的可逆计数器，要实现加法计数时，应按功能表的第三行要求连接，其连接电路如图：四位二进制加法计数连接图2.连接成8421码十进制减法的方法有多种，可用反馈清“0”实现，也可用置数法实现，本例用置数法实现。十进制减法的状态转换图为：0000→1001→1000→0111→0110↑↓0001←0010←0011←0100←0101当计数器在初始0000时，来一个减计数脉冲后，先变成1111，然后利用1111把计数器置成1001，然后再作减1计数。所以，0,11203DDDD，0123QQQQLD或DCCLQ;“1”“1”CP题2.4.25电路如图题2.4.25所示。1.令触发器的初始状态为Q3Q2Q1=001，请指出计数器的模，并画出状态转换图和电路工作的时序图。2.若在使用过程中F2损坏，欲想用一个负边沿D触发器代替，问电路应作如何修改，才能实现原电路的功能。画出修改后的电路图。(可只画修改部分的电路)图题2.4.25解：1．nnnnnnQQQQQTQ31233313)(nnnQQQ3212nnnnQQQQ12111依次设定初态，代入状态方程计算后得到状态转换图为(123QQQ)100↓其状态转换图为：001→010→101→110→011←111←000时序图为：计数器的模为5。2．用D触发器时，为保持功能相同，则F2的现次态状态转换应不变，从而得到D2端的输入状态要求，求出D2的驱动方程Q1AQ2Q3nnnQQQ123111213nnnQQQD200011110010101010101001100101000111101110111001111110111修改后的电路如下：题2.4.26中规模同步四位二进制计数器(74LS161)的功能表和引脚图分别如表题2.4.26和图题2.4.26(a)所示；1.请用置零法设计一个七进制加法计数器，其状态转换要求如图题2.4.26(b)2.试用一片74LS161及图题2.4.26(c)电路设计成一个能自动完成加、减循环计数的计数器。即能从000加到111，再从111减到000循环。题表2.4.2674LS161CPCRLDPCTTCT3D2D1D0D3Q2Q1Q0Q×0×××××××0000↑10××ABCDABCD×110×××××保持×11×0××××↑1101××××计数图题2.4.26解：1．电路是异步清除，所以，当计数器计至0111时，应使012QQQCr=0，计数器清“0”，然后重新开始计数。所以电路图为：由卡诺图化简后得：nnnnQQQQD232321DC1F2&CPnQ3nQ22．由于74LS161只能作加法计数，要实现000→111→000加法/减循环计数时，其输出只能取自图2.4．26(c)电路，计数器输出再经图2.4．26(c)电路作变换后输出，变换电路真值表如下：74LS161输出加减计数输出Q3Q2Q1Q0Q31Q21Q11Q01000000000001000100100010001100110100010001010101011001100111011110010110101001011011010011000011110100101110000111110000题2.4.27请总结设计时序逻辑电路的一般过程或步骤。①分析题意，确定所需的状态数和触发器个数；②根据题意，画出原始状态转换图；③进行状态化简，（合并状态，二个以上状态在输入相同，输出也相同时而转向的次态也相同时，称为二个状态等价，可以合并成为一个状态），状态数越少电路一般越简；④状态分配（也称状态编码）；⑤画现次态状态转换和该转换对各触发器激励端的状态要求、输出表；⑥求出各触发器激励端和输出的函数（通常用卡诺图求，并且把不出现的变量组合都当作约束项处理；⑦根据所求的逻辑函数，画出完整的电路图；⑧校验能否自启动，不能时要重新设计；题2.4.28参考教材图2.4.44和图2.4.45，试分析GAL16V8器件最大可实现模为几的二进制计数器?为什么?解：模256。题2.4.29参考教材图2.4.44和图2.4.45，试分析GAL16V8器件最多可实现几个逻辑变量输入的逻辑函数?最多可实现几个输出?解：最多16个输入，8个输出。从该表可知，如把Q