《模拟电路》单元3：触发电路的制作

单元3触发电路的制作单元3：触发电路的制作（6）单元3.1：RS触发器单元3.3：触发电路的仿真与制作单元3.2：D触发器单元3触发电路的制作触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。单元3触发电路的制作一、基本RS触发器特性表：dSdRnQ1nQ000001010011100101110111××1100011、逻辑功能及描述方式}}}}不定置1置0维持逻辑图：&&G1G2QQdSdR01011010置１端置０端复位端单元3.1：RS触发器单元3触发电路的制作现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。nQ1nQQ=0、Q=1的状态称0状态Q=1、Q=0的状态称1状态。单元3触发电路的制作特征方程：ndRQdS0100011110××1111ddnnQSRQddnSRQdd0SR1dd1nnddQSRQSR逻辑符号：QQSRdSdR功能：置0、置1、维持单元3触发电路的制作状态图描述触发器的状态转换关系及转换条件的图形称为状态图。01×1/1×/10/01/RdSd①当触发器处在0状态，即Qn=0时，若输入信号＝01或11，触发器仍为0状态；RdSd若＝10，触发器就会翻转成为1状态。RdSd②当触发器处在1状态，即Qn=1时，若输入信号＝10或11，触发器仍为1状态；RdSd若＝01，触发器就会翻转成为0状态。RdSd单元3触发电路的制作波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图。RSQQ置1置0置1置1置1保持不允许单元3触发电路的制作2、基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。单元3触发电路的制作3、集成基本RS触发器(a)74LS279的引脚图16151413121110974LS27912345678VCC4S4R4Q3SA3SB3R3Q1R1SA1SB1Q2R2S2QGND(b)CC4044的引脚图161514131211109CC404412345678VDD4S4R1Q3R3S3Q2Q4QNC1S1REN2R2SVSSEN＝1时工作EN＝0时禁止1S3S单元3触发电路的制作二、同步RS触发器G1G2G3G4SCPR&SCPRQQ(a)逻辑电路1SC11RQQ(b)逻辑符号&&&RSCP＝0时，R=S=1，触发器保持原来状态不变。CP＝1时，工作情况与基本RS触发器相同。1、电路结构及逻辑符号单元3触发电路的制作同步RS触发器在电路结构上增加了一级门控电路和一个时钟脉冲CP，CP作为主控或选通信号，控制输入信号R、S的接收，R、S不再直接起作用，通过CP信号，可以实现数字系统中多个触发器同步、协调一致地工作。C1表示控制1R、1C单元3触发电路的制作CPRSQnQn+1功能0×××QnnnQQ1保持1000100101nnQQ1保持101010111111nQ置1110011010001nQ置011101111不用不用不允许特性表特性方程01RSQRSQnnCP=1期间有效单元3触发电路的制作主要特点波形图（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。CPRSQQ不变不变不变不变不变不变置1置0置1置0不变单元3触发电路的制作逻辑符号：QQ1S1RC1dSdRCPCPOOOOOtttttSRQQCPOOOOOtttttSRQQCPOOOOOtttttSRQQ2、同步RS触发器的空翻现象同步输入端异步输入端单元3触发电路的制作G5G6G1G2G7主触发器G8QmQmG3从触发器G4&&QQ&&1SRCPCPG9(a)逻辑电路&&&&（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，其状态保持不变。1mm0nnQSRQRS10三、主从RS触发器1、电路结构及工作原理单元3触发电路的制作G5G6G1G2G7主触发器G8QmQmG3从触发器G4&&QQ&&1SRCPCPG9&&&&01（2）输出信号过程CP下降沿到来时，主触发器控制门被封锁，在CP=1期间接收的内容被存储起来。同时，从触发器被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CＰ=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态不可能改变。单元3触发电路的制作逻辑符号：特征方程：10nnQSRQSR功能：置0、置1、维持CP下降沿到来时有效逻辑符号图中的“┏”符号称为延迟输出指示符，用在触发器逻辑符号上表示“主—从”结构。R、S为同步输入端，与CP同步；、、DRDS为异步输入端，不受CP控制，它们的作用和基本RS触发器中的dRdS端相同，不用时应接高电平。2、逻辑符号及特征方程单元3触发电路的制作一、D锁存器（同步D触发器）G1G2G3G4SCPR&SCPRQQ(a)逻辑电路1SC11RQQ(b)逻辑符号&&&RS1、电路组成G1G2G3G4SCPR&SCPRQQ(a)逻辑电路1SC11RQQ(b)逻辑符号&&&RS单元3.2：D触发器单元3触发电路的制作&&&&QQDCPG3G1G2G4QQCPD当CP=0时，G3和G4被封锁，触发器状态保持不变。当CP=1时：G3和G4打开，触发器的输出状态取决于数据输入端D，若D=0，则G3输出1，G4输出0，触发器被置成0态；若D=1，则G3输出0，G4输出1，触发器被置成1态。由于D锁存器只有一个输入信号，解决了RS触发器输入信号间有约束的问题。2、工作原理单元3触发电路的制作D01111001Qn+1100Qn0置1置0D1Qn+11003、逻辑功能描述特性方程0101QnQn+111D1nQD(CP=1有效)功能表单元3触发电路的制作01D=1/0/0/1/状态图波形图CPDQQ单元3触发电路的制作123456CP7DQ例题：4、动作特点在CP＝1期间，输入信号D才可以影响触发器的输出状态。D锁存器同样存在空翻现象。123456CP7DQ123456CP7DQ单元3触发电路的制作(a)74LS375的引脚图16151413121110974LS37512345678VCC4D4Q4Q2G3Q3Q3D1D1Q1Q1G2Q2Q2DGND(b)CC404的引脚图161514131211109CC404212345678VDD4Q4D3D3Q3Q2Q2Q4Q1Q1Q1DCPPOL2DVSS5、集成同步D触发器单元3触发电路的制作&&&QQDCPG3G1G2G4&&&G5G64213QQCPD二、维持阻塞D触发器1、电路组成在基本RS触发器的基础之上增加了四个逻辑门而构成的，G4门的输出是基本RS触发器的置“0”通道，G3门的输出是基本RS触发器的置“1”通道。G3门和G4门可以在控制时钟控制下，决定数据输入D是否能传输到基本RS触发器的输入端。G6门将数据输入D以反变量形式送到G4门的输入端，再经过G5门将数据D以原变量形式送到G3门的输入端。使数据输入D等待时钟CP到来后，通过G4门和G3门，以实现置“0”或置“1”。单元3触发电路的制作若触发器的现态为0态，即Q=0、=1。当CP=0时，G3和G4的输出均为1，基本RS触发器没有动作，触发器的状态保持0态不变。当CP上升沿到来后，若D=0，G3输出均为1、G4的输出均为0，触发器被置成0态，即触发器的次态为0态；&&&QQDCPG3G1G2G4&&&G5G642132、工作原理单元3触发电路的制作若D=1，G3输出均为0、G4的输出均为1，触发器将被置成1态，即触发器的次态为1态。将G3输出的0通过①线加到G4的输入端，保证G4输出为1态，从而禁止触发器置0，所以①线称为置“0”阻塞线；同时G3输出的0通过②线加到G5的输入端，保证G5输出为1，与CP=1共同保证G3输出0，从而维持触发器置1，所以②线称为置“1”维持线。&&&QQDCPG3G1G2G4&&&G5G64213单元3触发电路的制作若触发器的现态为1态，即Q=1、=0。当CP=0时，G3和G4的输出均为1，基本RS触发器没有动作，触发器的状态保持1态不变。当CP上升沿到来后，若D=0，G3输出均为1、G4的输出均为0，触发器被置成0态，即触发器的次态为0态；&&&QQDCPG3G1G2G4&&&G5G64213单元3触发电路的制作若D=1，G3输出均为0、G4的输出均为1，触发器将被置成1态，即触发器的次态为1态。将G4输出的0通过④线加到G6的输入端，保证G6输出为1，从而保证G4输出为0，维持触发器的置0，所以④线称为置“0”维持线；同时G6输出的1通过③线加到G5的输入端，保证G5输出为0，从而使G3输出为1，禁止触发器的置1，所以③线称为置“1”阻塞线。&&&QQDCPG3G1G2G4&&&G5G64213单元3触发电路的制作3、逻辑功能描述4、动作特点在CP上升沿时刻，输入信号D才可以影响触发器的输出状态。维持阻塞D触发器通过缩短输入信号的作用时间，提高了抗干扰能力。1nQD(CP上升沿有效)DCPQ单元3触发电路的制作CPDQCPDQCPDQ例题：单元3触发电路的制作14131211109874LS741234567VCC2RD2D2CP2SD2Q2Q1RD1D1CP1SD1Q1QGND141312111098CC40131234567VCC2Q2Q2CP2RD2D2SD1Q1Q1CP1RD1D1SDVSS(a)74LS74引脚排列图(b)CC4013引脚排列图5、集成边沿D触发器单元3触发电路的制作小结触发器构成数字系统的基本逻辑单元，具有记忆功能，用于构成时序逻辑电路。触发器有两个基本特性：①有两个稳定状态；②在外信号作用下，两个稳定状态可相互转换，没有外信号作用时保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。单元3触发电路的制作10Qn+110DQn+1=DQnQnQn+110TnnQTQ1不定01QnQn+111011000SRQn+1=S+RQnRS=0(约束条件)Qn10QnQn+111011000KJQn+1=JQn+KQn只有CP输入端，无数据输入端。来一个CP翻转一次Qn+1=QnD触发器T触发器RS触发器JK触发器T′触发器触发器根据逻辑功能不同分为单元3触发电路的制作单元3.3：触发电路的仿真与制作单元3触发电路的制作例已知维持阻塞边沿D触发器输入CP和D信号的波形（已知），如图所示，试画出输出端Q和的波形。1DDSRQ