CMOS运放的优化设计

CMOS运放的优化设计1目录摘要..........................................................................................2第一章绪论...............................................................................3§1.1运算放大器设计概述..............................................3§1.2设计目标和性能参数要求......................................4第二章二级运算放大器的设计...............................................5§2.1电路结构..................................................................5§2.2性能分析..................................................................5§2.3手工计算几何参数..................................................7§2.4性能参数的理论计算值........................................10§2.5hspice仿真.............................................................11§2.6理论和仿真的对照................................................15第三章全差分结构运算放大器设计..................................16§3.1电路结构................................................................16§3.2性能分析................................................................16§3.3手工计算几何参数................................................20§3.4性能参数的理论计算值........................................26§3.5hspice仿真.............................................................27§3.6理论和仿真的对照................................................31第四章结论和分析............................................................32参考文献：..............................................................................33致谢......................................................................................33CMOS运放的优化设计2摘要集成电路的诞生至今已有四十年了，1958年美国德州仪器公司（TI）研制成功世界上第一块数字集成电路，由此宣告电子工业进入了集成电路时代。近年来，集成电路产业方兴未艾，目前已经发展到系统级芯片（SOC）阶段。随着CMOS工艺的进步，CMOS电路由于其低成本、低功耗以及速度的不断提高，已经成为集成电路工艺的主流。虽然目前数字电路飞速发展，数字信号的优越性在通信等领域得到了淋漓尽致的体现，DSP芯片得到了广泛的应用，受到了市场的追捧。由于自然界本身的信号基本上都是模拟的，所以模拟电路作为SOC的一部分，作为数字处理芯片与真实世界的接口，已经显示出其突出的重要性。而且，模拟电路由于其设计的复杂性，成为整个系统级芯片设计的瓶颈。而运放作为模拟电路最重要最通用的模块，其设计一般包括以下几个步骤：确定设计要求；设计或综合；仿真；几何版图设计；版图后仿真；流片；测试[2]。本文中对于运放的设计只完成前三个步骤。即在确定运放设计规范要求的基础上，通过分析性能参数与晶体管几何参数的关系，计算出各晶体管的宽长比，进而通过hspice软件仿真，确定设计的可行性。在设计中，为使设计得到的运放能够在稳定工作并且符合设计要求，还涉及到相位补偿、共模负反馈等问题。本文一共四章，第一章为运放设计的概述，第二章详细介绍单端输出的二级运放的设计仿真过程，第三章介绍全差分输入双端输出运放的设计和仿真，第四章是关于运放设计的总结和分析。关键词：二级运放、全差分结构、hspice仿真、cascode结构、相位补偿、共模反馈CMOS运放的优化设计3第一章绪论§1.1运算放大器设计概述集成电路一般分为模拟集成电路和数字集成电路两大类，两类电路的设计方法不尽相同。近年来，随着SOC的发展，混合信号集成电路得到了广泛应用，并且其相关技术飞速进步。然后，模拟电路仍然被证明具有强大的生命力，其相关的设计技术仍然处于不断的深化和完善之中。集成模拟电路设计和分立元件的模拟电路设计有显著的区别。采用分立元件的模拟电路所用的有源和无源器件并不都制造在同一块衬底上，而集成化的电路则是做在同一块芯片上的，所有有源无源器件的几何形状、尺寸何位置都在集成电路设计师的支配和控制之下，赋予设计师更大的自由度。其次，集成电路设计师不可能通过搭电路板来检验设计结果，而只能通过计算机模拟的方法确认他的设计是否达到要求。第三，集成电路设计师在设计电路时受到工艺条件的约束，必须与当时的工艺水平相兼容[2]。运算放大器，简称运放，是模拟电路中最为通用和基础的模块。运放一般由四部分构成，包括输入级、中间级、输出级和偏置电路。本文所设计的运放采用两级结构，其中第二章采用的是双端输入，单端输出，偏置电路采用常跨导结构；第三章采用的是双端输入双端输出的全差分结构，其中在输入级中运用了双共源共栅（cascode）结构，通过提高输出阻抗达到了提高增益的效果，并且利用双端输出，提高了共模抑制比和电源抑制比。在二级运放的设计过程中，为使相位裕度达到指标要求，需要利用频率补偿。本文采用的是RC密勒补偿，如图1.1所示。此补偿电路将把运放的输入极点往低频处推，而且将引入一个零点。通过计算，可以调整电阻R的取值，将零点移到左半平面，而且使零点略大于单位增益带宽，使得运放的相位裕度得到提高。RC图1.1RC密勒补偿CMOS运放的优化设计4在第三章全差分输入双端输出运放的设计中，由于输出点的共模电平不确定，为使运放能够正常工作，需要给运放加上共模反馈电路。共模负反馈有以下几点要求［3］：◆开环增益足够大，最好能与差分开环增益相当；◆单位增益带宽足够大，最好能接近差分单位增益带宽；◆要有足够的相位裕度，要求回路补偿◆共模信号检测电路要有很好的线性特性◆与差模信号无关，即使差模信号通路是关断的。共模负反馈的具体实现见第三章。§1.2设计目标和性能参数要求在0.8um的一级模型的基础上设计运算放大器，设计要求达到的性能指标如下：◆管子长度：≥0.8mµ◆管子宽度：≥1mµ◆芯片面积：≤100002mµ◆共模输入电压固定在：()/2DDSSVV+◆输出动态范围：()()0.1,0.9DDSSDDSSVVVV−−⎡⎤⎣⎦◆静态功耗：≤2mW◆开环增益：≥80dB◆单位增益带宽：≥40MHz◆相位裕量：≥60D◆转换速率：≥30V/sµ◆共模抑制比：≥60dB◆负电源抑制比：≥80dB◆等效输入噪声：≤300nV/rtHz@1KHz◆输入失调电压:≤0.5mVCMOS运放的优化设计5第二章二级运算放大器的设计§2.1电路结构cCLCM8M9M5M7M10M12M11M13M3M4M1M2M1M6bRDDV图2.1二级运放二级运放的电路结构如图1.1所示。M1~M5为差分输入级，M6M7为输出级，M8~M13以及电阻BR为偏置电路。M14作为线性电阻与cC作为补偿电路。§2.2性能分析1．增益：差分级0402111gggAmV+=共源级0706621gggAmV+=运放总增益61616120706040261)(211LLIIWWCggggggApnpnoxmmVµµλλ+=++=2．频响特性：0402011ggR+=0706021ggR+=CMOS运放的优化设计6共源级传递函数)1)(1(1)]1(1[)(140102016146conLmconmsCRRsCRRgsCRgsH++++++−=零点：conmzCRg)1(1146−=ω主极点cmpCRgR)1(1026011+=ω第二极点LmpCg62=ω单位增益带宽1160102016021(1)uvpmmmcAggRRRgRCωω=×=[phone]mmmmccgggRRRgRCC≈=3．等效输入噪声：因为差分级有较高的增益，所以第二级所产生的等效输入噪声可忽略，差分级产生的等效输入噪声包括热噪声和1/f噪声[1]]1[)(2])()(1[)(23162321113112LKLKfWLCKLWLWILWCkTSppnnoxppnoxpnµµµµµ+++=4．静态功耗：))((7598IIIIVVPSSDD+++−=5．失调电压：需保证M3,M4,M6电流密度相等，根据平衡公式有663566336432WIWIWIWILLL=⇒===[2]6．偏置电路：[1]根据电流电压公式，取1312)(4)(LWLW=，可得出131mBgR=7．共模抑制比：CMOS运放的优化设计7差分级的差模增益10204mVdgAgg=+共模增益305310512211mmmmVcggggrgA≈+=所以，1313202040513524()()mmoxnpnppggCWWCMRRgggLLIµµλλλ==++8．负电源抑制比[2]：1616020406161624()()mmoxnpnpnggCWWNPSRRgggLLIIµµλλλ==++9．转换速率：},min{75LccCCICISR+=§2.3手工计算几何参数1.确定补偿电容值.为保证运放有60度的相位裕量,要求系统的零点zω和第二极点满足以下条件:1211212101022mmzuccmmpuLcggCCggCCωωωω⎧≥⇒≥⎪⎪⎨⎪≥⇒≥⎪⎩0.2cLCC≥＝0.6p,取cC=1.5p2．确定直流电流根据静态功耗不超过2uW的要求，总电流不超过400uA。根据slewrate的决定条件，612530101.51045cISRCuA−≥×=×××=61267()30104.510135cLIISRCCuA−=≥×+=×××=于是，大致按照以上比例分配运放两级的电流：偏置电路10uA；差分级80uA；第二级280uA3．等效输入噪声：粗略计算后发现热噪声的数量级远小于1/f噪声，所以后者可忽略不计。取1L=1u，3L=4u。CMOS运放的优化设计8平均噪声]1[)(223211LKLKfWLCKSppnnoxpnµµ+=将噪声以300nV/us代入，f取1K，求得W1≥36u。4．带宽和极点根据单位增益带宽度要求，1mucgCω=⋅=376u，考虑一定余量，取1mg=400u21112mpoxgWLICµ⎛⎞=⎜⎟⎝⎠=58，取1L=1u，1W=60u要使相位裕度达到最大，则upωω2=3另，312626621026.2103103402−−×=×××××=×=⇒=πωωLpmLmpCgCg根据666)(2LWCIgoxnmµ=求得6)(LW=88取6L=1u，6W=90u5．失调根据44466WIWLWILL⎛⎞⎜⎟