第4章总线技术与总线标准

第四章总线技术与总线标准4.1总线技术（掌握）总线技术概述总线仲裁总线操作与时序4.2总线标准（理解）片内AMBA总线PCI系统总线异步串行通信总线简单并行总线结构现代并行总线结构总线的表示方法8位数据线（DB）上图的粗箭头表示是下图实际线路的简略表示44.1总线技术一．总线是计算机系统中的信息传输通道，由系统中各个部件所共享。总线的特点在于公用性，总线由多条通信线路（线缆）组成二．计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路三．采用总线的原因:1.非总线结构的N个设备的互联线组数为N*(N-1)/22.非总线结构的M发N收设备间的互联线组数为M*N四．采用总线的优势1.减少部件间连线的数量2.扩展性好，便于构建系统3.便于产品更新换代5总线要素一．线路介质1.种类：有线（电缆、光缆）、无线（电磁波）2.特性①原始数据传输率②带宽③对噪声的敏感性：内部或外部干扰④对失真的敏感性：信号和传输介质之间的互相作用引起⑤对衰减的敏感性：信号通过传输介质时的功率损耗二．总线协议总线信号：有效电平、传输方向/速率/格式等电气性能机械性能总线时序：规定通信双方的联络方式总线仲裁：规定解决总线冲突的方式如接口尺寸、形状等其它：如差错控制等6总线协议组件总线分类7按所处位置(数据传送范围)片内总线芯片总线（片间总线、元件级总线）系统内总线（插板级总线）系统外总线（通信总线）非通用总线（与具体芯片有关）通用标准总线地址总线控制总线按总线功能数据总线并行总线串行总线按数据格式按时序关系(握手方式)同步异步半同步同步异步8④④外部总线、(系统)外总线如并口、串口③③系统总线、(系统)内总线如ISA、PCI②②片(间)总线三总线形式①①片内总线单总线形式计算机系统的四层总线结构运算器寄存器控制器CPU存储芯片I/O芯片主板扩展接口板扩展接口板计算机系统其他计算机系统其他仪器系统片间总线:微机系统三总线地＋5V读写控制读写控制读写控制CSH奇地址存储体8284时钟发生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存储体CSI/O接口ABA0A1~A19BHESTBOE8282锁存器CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286收发器AD15~AD010微机系统中的内总线（插板级总线）11微机系统中的外总线（通信总线）12总线的组织形式一．组织形式：单总线、双总线，多级总线二．单总线1.特征：存储器和I/O分时使用同一总线2.优点：结构简单，成本低廉，易于扩充3.缺点：带宽有限，传输率不高（可能造成物理长度过长）13双总线一．特征：存储总线+I/O总线二．优点：提高了总线带宽和数据传输速率，克服单总线共享的限制，以及存储/IO访问速度不一致而对总线的要求也不同的矛盾三．缺点：CPU繁忙14多级总线一．特征：高速外设和低速外设分开使用不同的总线二．优点：高效，进一步提高系统的传输带宽和数据传输速率三．缺点：复杂多级总线结构北桥南桥前端总线FrontSideBus存储总线高速IO总线低速IO总线总线隔离与驱动一．不操作时把功能部件与总线隔离1.同一时刻只能有一个部件发送数据到总线上二．提供驱动能力1.数据发送方必须提供足够的电流以驱动多个部件三．提供锁存能力1.具有信息缓存和信息分离能力16总线电路中常用器件一．三态总线驱动器1.驱动、隔离2.单向、双向17A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B7三态：高电平、低电平、高阻锁存器一．信息缓存（有时也具有驱动能力）二．信息分离（地址与数据分离）18STBDI0DI1直通保持高阻DO0DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE总线的性能指标一．总线时钟频率：总线上的时钟信号频率二．总线宽度(位宽)：数据线、地址线宽度三．总线速率：总线每秒所能传输数据的最大次数。1.总线速率=总线时钟频率/总线周期数2.总线周期数：总线传送一次数据所需的时钟周期数①有些几个周期才能传输1个数据四．总线带宽：总线每秒传输的字节数五．同步方式六．总线负载能力1920总线带宽一．总线带宽(busbandwidth)表示单位时间内总线能传送的最大数据量（bps/Bps）二．用“总线速率×总线位宽/8=时钟频率×总线位宽/(8×总线周期数)”表示三．总线位宽：数据信号线的数目，同一时刻传输的数据位数例一．CPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数为1/4(即1个时钟周期传送4次数据)，位宽为64bit1.则FSB的带宽为400×64/(8×1/4)=1.28GB/s2.或800×64/(8×1/4)=2.56GB/s二．PCI总线的频率为33.3MHz，位宽为32位或64位，总线周期数为11.则PCI总线的带宽为：33.3×32/8=133MB/s2.或33.3×64/8=266MB/s21224.1.2总线仲裁一．总线仲裁(arbitration)也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，当有多个模块同时请求使用总线时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权二．其目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突三．分布式(对等式)仲裁1.控制逻辑分散在连接于总线上的各个部件或设备中2.协议复杂且昂贵，效率高四．集中式(主从式)仲裁1.采用专门的控制器或仲裁器2.总线控制器或仲裁器可以是独立的模块或集成在CPU中3.协议简单而有效，但总体系统性能较低特点：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目较多时，总线请求响应的速度较慢；菊花链（串行）总线仲裁主控模块1主控模块2主控模块N允许BG请求BR忙BB总线仲裁器……特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；缺点：扩充性较差；并行仲裁主模块1主模块2主模块N允许BG请求BR忙BB总线仲裁器……25串并行二维仲裁从下一设备主模块1主模块2主模块3允许BG请求BR忙BB总线仲裁器……主模块4到下一设备综合了串行和并行两种仲裁方式的优点和缺点(模块1和3为第一组，模块2和4为第二组)：第一组和第二组的优先级由总裁器内部的设定的优先级决定,每组内部由位置决定优先级（模块1比模块3高，模块2比模块4高）分布式总线仲裁方式一．总线上各个设备都有总线仲裁模块二．当任何一个设备申请总线，置“总线忙”状态，以阻止其他设备同时请求26INOUT主设备1INOUT主设备2INOUT主设备3INOUT主设备4INOUT主设备5总线请求总线忙+5V仲裁线总线274.1.3总线操作与时序一．总线操作：计算机系统中，通过总线进行信息交换的过程称为总线操作二．总线周期：总线设备完成一次完整信息交换的时间1.读/写存储器周期2.读/写IO口周期3.DMA周期4.中断周期三．多主控制器系统，总线操作周期一般分为四个阶段1.总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段四．单个主控制器系统，则只需要寻址和传数两个阶段总线主控制器的作用一．总线系统的资源分配与管理二．提供总线定时信号脉冲三．负责总线使用权的仲裁四．不同总线协议的转换和不同总线间数据传输的缓冲2829总线时序一．总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送二．总线时序类型1.同步：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系2.异步：依靠传送双方互相制约的握手(handshake)信号来实现定时控制3.半同步：具有同步总线的高速度和异步总线的适应性30同步并行总线时序一．特点1.系统使用同一时钟信号控制各模块完成数据传输2.一般一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束3.地址、数据及读/写等控制信号可在时钟沿处改变二．优点：电路设计简单，总线带宽大，数据传输速率快三．缺点：时钟以最慢速设备为准，高速设备性能将受到影响同步时钟地址信号数据信号控制信号延时31异步并行总线时序一．特点：系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作二．优点：全互锁方式可靠性高，适应性强三．缺点：控制复杂，交互的联络过程会影响系统工作速度地址信号数据信号主设备联络信号从设备联络信号①③②①准备好接收（M发送地址信号）③已收到数据（M撤销地址信号）④④完成一次传送（S撤销数据信号）②已送出数据（S发送数据信号）32半同步并行总线时序一．特点：同时使用主模块的时钟信号和从模块的联络信号二．优点：兼有同步总线的速度和异步总线的可靠性与适应性总线周期T1T2T3TWT4CLKM/IO0—读I/O,1—读存储器A19/S6～A16/S3BHE/S7ALEREADYAD15～AD0RDDT/RDEN地址输出浮空数据输入采样BHE，A19～A16S7～S3Ready信号可作为慢速设备的异步联络信号CLK信号作为快速设备的同步时钟信号4.2总线标准一．总线标准包括：1.逻辑规范：逻辑信号电平2.时序规范3.电气规范4.机械规范5.通信协议33ATA（AdvancedTechnologyAttachment）SCSI（SmallComputerSystemInterface）16位的PC/AT（ISA）总线32位的PC386（EISA）总线32位或64位的PCI局部总线VXI、IEEE488(GPIB)常用总线分类一．串行总线二．并行总线RS232、USB、1394、SPI、现场总线SATA、SAS系统外总线系统内总线常见总线分类总线类型数据传送格式时序控制方式支持PnP(即插即用)位置分类PCI并行同步PnP系统内总线ISA并行同步不支持系统内总线USB串行同步或异步PnP,热插拔系统外总线SPI串行同步不支持系统外总线I2C串行同步不支持系统外总线RS232RS422RS485串行异步不支持系统外总线364.2.1SoC的片内总线一．片上总线特点1.简单高效①结构简单：占用较少的逻辑单元②时序简单：提供较高的速度③接口简单：降低IP核连接的复杂性2.灵活，具有可复用性①地址/数据宽度可变、互联结构可变、仲裁机制可变3.功耗低①信号尽量不变、单向信号线功耗低、时序简单二．片内总线标准1.ARM的AMBA、IBM的CoreConnect2.Silicore的Wishbone、Altera的Avalon37ARM的AMBA:AdvancedMicrocontrollerBusArchitecture一．先进高性能总线AHB（AdvancedHigh-performanceBus）1.适用于高性能和高吞吐设备之间的连接，如CPU、片上存储器、DMA设备、DSP等二．先进系统总线ASB（AdvancedSystemBus）1.适用于高性能系统模块。与AHB的主要不同是读写数据采用了一条双向数据总线三．先进外设总线APB（AdvancedPeripheralBus）1.适用于低功耗外部设备，经优化减少了功耗和接口复杂度2.适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持ARM处理器核宽带片上RAMDMA控制器宽带外部RAM接口桥UARTPIO定时器键盘控制器AHB或ASB总线APB总线AHB的特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器（最多16个模块）；可配置32位～128位总线宽度；支持字节、半字和字的传输。典型的AMBA构架4.2.2PCI总线一．PCI(PeripheralComponentInterco