硅超大规模集成电路工艺技术Cu布线和STI

微电子工艺技术第九讲工艺模块Cu布线和STI技术钱鹤清华大学微纳电子系IC中的互连线:互连线的层数达到了10层,使得互连加工工艺(Back-end)工作量超过了器件加工工艺(Front-end)；IC中的互连线:一个大规模IC中互连线的最细线宽达到45nm，而总长度达到了5公里量级；IC中的互连线:电路中互连引入的延迟超过了器件延迟，互连成了限制IC速度的主要因素。器件延迟与引线延迟的关系:引线延迟：R=ρL/WHC=KoxϵoWL/Xox+KoxϵoHL/Ls对于线宽和线间距（W和Ls）都接近最小特征尺寸Fmin的情况下，可得到经验公式：ƬL=3.56KoxϵoρL2/(Fmin)2随着特征尺寸不断缩小，互连线网络面临的三大问题日益加剧：InterconnectCapacitanceTwometallinesofequalcrosssections,andthesamecentertocenterpitch.Thecapacitanceofthelowerstructureislowerbyaboutafactorof5Hencethetendencyistogototallerandthinnerlines=higherA/RMetalInterconnectConsiderationsElectricalResistivity,ContactResistivity,SchottkyBarrierHeight,ElectromigrationResistancePhysicalAdhesionstoInterlayerDielectrics,AdhesiontoConductiveLayers,DiffusionBarrierCharacteristics,ThermalExpansivity,DepositionInducedStress,SurfaceMorphologyChemicalResistancetoOxidationandCorrosion,ReactivitywithAdjacentInterconnectMaterials“Purity”LevelofFastDiffusers,e.gNa,Cu,andRadioactiveImpurities大马士革（Damascene）工艺大马士革（Damascene）工艺大马士革（Damascene）工艺大马士革（Damascene）工艺隔离层几种常用的SiO2类介质材料：oPSG:PhosphorusSilicateGlassoBPSG:BoronPhosphorusSilicateGlassoTEOS:Tera-Etyl-Otho-SilicateoUSG:UndopedSilicateGlassoFSG:FluorinedopedSilicateGlass这些材料的介电常数K在3.9左右需要开发介电常数在2甚至2以下的介质材料：有稳定的理化特性，保证电路的长期应用可靠性；与金属布线层有很好的粘附性；便于RIE等加工。解决布线RC延迟问题的另一个途径是采用Low-k介质隔离层Cu布线技术需关注的主要问题通常布线线宽与器件特征尺寸的关系，以及各层布线线宽的分布CMOS为什么还需要隔离?STI工艺过程STI工艺过程STI工艺过程STI工艺过程（细节的考虑）STI的截面图布线延迟已成为制约现代集成电路速度的瓶颈因素：Cu布线与low-k介质的应用大马士革（镶嵌）工艺小结：关于浅槽隔离（STI）：CMOS结构为什么还需要“隔离”与LOCOS相比，STI的好处作业(下周上课时交!):1.教材中习题11.12.教材中习题11.1,并估算Fmin=45nm（目前的先进主流工艺）下Cu布线和low-k介质（k=2.2）的结果，以及如果45nm仍采用Al布线和常规SiO2介质（k=3.9）的后果。3.叙述STI工艺的优点及工艺流程。