集成电路制造技术：(12)(13)(14)工艺集成与封装测试

微电子工艺(5)----工艺集成与封装测试第五单元工艺集成与封装测试2第五单元工艺集成与封装测试第12章工艺集成第13章工艺监控第14章封装与测试第五单元工艺集成与封装测试3第12章工艺集成12.1金属化与多层互连12.2CMOS集成电路工艺12.3双极型集成电路工艺第五单元工艺集成与封装测试412.1金属化与多层互连金属及金属性材料在芯片上的应用被称为金属化，形成的整个金属及金属性材料结构称金属化系统。金属化材料可分为三类：互连材料；接触材料；MOSFET栅电极材料。第五单元工艺集成与封装测试512.1金属化与多层互连互连材料指将同一芯片内的各个独立的元器件连接成为具有一定功能的电路模块；接触材料是指直接与半导体材料接触的材料，以及提供与外部相连的连接点；MOSFET栅电极材料是作为MOSFET器件的一个组成部分，对器件的性能起着重要作用。第五单元工艺集成与封装测试612.1.1欧姆接触欧姆接触指金属与半导体的接触电阻值远小于半导体本身电阻。金/半接触的电流密度：肖特基势垒高度：接触电阻：低掺杂接触电阻：高掺杂接触电阻：mb]1[nkTqVkTqφ2eeTAJb0VcdJdVRkTqcTqAkRbeDcNRNb21s319Dmexp;cm10第五单元工艺集成与封装测试712.1.2布线技术集成电路对互连布线有以下要求：①布线材料有低的电阻率和良好的稳定性；②布线应具有强的抗电迁移能力；③布线材料可被精细刻蚀，并具有抗环境侵蚀的能力；④布线材料易于淀积成膜，粘附性要好，台阶覆盖要好，并有良好的可焊性。第五单元工艺集成与封装测试81、电迁移现象在大电流密度作用下金属化引线的质量输运现象。质量输运沿电子流方向，结果在一方形成空洞，另一方形成小丘。中值失效时间MTF指50%互连线失效的时间：kTEJACMTFac/exp2第五单元工艺集成与封装测试92、稳定性金属与半导体之间的任何反应，都会对器件性能带来影响。如硅在铝中具有一定的固溶度，若芯片局部形成“热点”，硅会溶解进入铝层中，致使硅片表面产生蚀坑，进而出现尖楔现象，造成浅结穿通。克服这种影响的主要方法是选择与半导体接触稳定的金属类材料作为阻挡层或在金属铝中加入少量半导体硅元素，使其含量达到或接近固溶度，这就避免了硅溶解进入铝层。第五单元工艺集成与封装测试103、金属布线的工艺特性附着性要好，指所淀积的金属薄膜与衬底硅片表面的氧化层等应具有良好的附着性。台阶覆盖性好，是指如果衬底硅片表面存在台阶，在淀积金属薄膜时会在台阶的阴面和阳面间产生很大的淀积速率差，甚至在阴面角落根本无法得到金属的淀积。这样会造成金属布线在台阶处开路或无法通过较大的电流。第五单元工艺集成与封装测试114、合金工艺金属膜经过图形加工以后，形成了互连线。但是，还必须对金属互连线进行热处理，使金属牢固地附着于衬底硅片表面，并且在接触窗口与硅形成良好的欧姆接触。这一热处理过程称为合金工艺。合金工艺有两个作用：其一增强金属对氧化层的还原作用，从而提高附着力；其二是利用半导体元素在金属中存在一定的固溶度。第五单元工艺集成与封装测试1212.1.3多层互连多层互连，一方面可以使单位芯片面积上可用的互连布线面积成倍增加，允许可有更多的互连线；另一方面使用多层互连系统能降低因互连线过长导致的延迟时间的过长。因此，多层互连技术成为集成电路发展的必然。多层互连系统主要由金属导电层和绝缘介质层组成。因此可从金属导电层和绝缘介质层的材料特性，工艺特性，以及互连延迟时间等多个方面来分析ULSI对多层互连系统的要求。第五单元工艺集成与封装测试1312.1.3多层互连否是完成器件结构硅片CVD介质薄膜平坦化光刻接触孔和通孔PECVD钝化层是否最后一层金属化测试封装第五单元工艺集成与封装测试1412.1.4铜多层互连系统工艺流程第五单元工艺集成与封装测试1512.1.4铜多层互连系统工艺流程第五单元工艺集成与封装测试1612.2CMOS集成电路工艺第五单元工艺集成与封装测试1712.2.1隔离工艺在CMOS电路的一个反相器中，p沟和n沟MOSFET的源漏，都是由同种导电类型的半导体材料构成，并和衬底（阱）的导电类型不同，因此，MOSEET本身就是被pn结所隔离，即是自隔离。只要维持源/衬底pn结和漏/衬底pn结的反偏，MOSFET便能维持自隔离。而在pMOS和nMOS元件之间和反相器之间的隔离通常是采用介质隔离。CMOS电路的介质隔离工艺主要是局部场氧化工艺和浅槽隔离工艺。第五单元工艺集成与封装测试1812.2.1隔离工艺1、局部场氧化工艺第五单元工艺集成与封装测试1912.2.1隔离工艺2、浅槽隔离工艺第五单元工艺集成与封装测试2012.2.2阱工艺结构第五单元工艺集成与封装测试2112.2.3薄栅氧化技术栅氧化层是MOS器件的核心。随着器件尺寸的不断缩小，栅氧化层的厚度也要求按比例减薄，以加强栅控能力，抑制短沟道效应，提高器件的驱动能力和可靠性等。但随着栅氧化层厚度的不断减薄，会遇到一系列问题，如：栅的漏电流会呈指数规律剧增；硼杂质穿透氧化层进入导电沟道等。为解决上述难题，通常采用超薄氮氧化硅栅代替纯氧化硅栅。氮的引入能改善SiO2/Si界面特性，因为Si-N键的强度比Si-H键、Si-OH键大得多，因此可抑制热载流子和电离辐射等所产生的缺陷。将氮引入到氧化硅中的另一个好处是可以抑制PMOS器件中硼的穿透效应，提高阈值电压的稳定性及器件的可靠性。第五单元工艺集成与封装测试2212.2.4非均匀沟道掺杂栅长缩短和短沟道效应这对矛盾可以通过非均匀沟道掺杂解决，即表面杂质浓度低，体内杂质浓度高。这种杂质结构的沟道具有栅阈值电压低，抗短沟道效应能力强的特点。这种非均匀沟道的形成有主要有两种工艺技术：①两步注入工艺，第一步是形成低掺杂浅注入表面区；第二步是形成高掺杂深注入防穿通区。②在高浓度衬底上选择外延生长杂质浓度低的沟道层，即形成梯度沟道剖面。这种方法能获得低的阈值电压，高的迁移率和高的抗穿通电压，但寄生结电容和耗尽层电容大。第五单元工艺集成与封装测试2312.2.5栅电极材料与难溶金属硅化物自对准工艺第五单元工艺集成与封装测试2412.2.6源/漏技术与浅结形成1、轻掺杂漏结构(LDD)2、超浅源漏延伸区结构3、晕圈反型杂质掺杂结构和大角度注入反型杂质掺杂结构第五单元工艺集成与封装测试2512.2.7CMOS电路工艺流程第五单元工艺集成与封装测试2612.2.7CMOS电路工艺流程第五单元工艺集成与封装测试2712.2.7CMOS电路工艺流程第五单元工艺集成与封装测试2812.3双极型集成电路工艺双极型集成电路的基本工艺大致可分为两大类：一类是需要在元件之间制作电隔离区的工艺，另一类是元件之间采取自然隔离的工艺。采用第一类工艺的主要有晶体管-晶体管逻辑(TTL)电路，射极耦合逻辑(ECL)电路、肖特基晶体管-晶体管逻辑(STTL)电路等。隔离工艺有pn结隔离，介质隔离及pn结-介质混合隔离。而采用元件之间自然隔离工艺的另一类电路主要是集成注入逻辑(I2L)电路。第五单元工艺集成与封装测试2912.3.1隔离工艺双极型电路采用的隔离方法主要有pn结隔离，介质隔离及pn结-介质混合隔离。1、pn结隔离第五单元工艺集成与封装测试3012.3.1隔离工艺2、混合隔离第五单元工艺集成与封装测试3112.3.2双极型集成电路工艺流程第五单元工艺集成与封装测试3212.3.2双极型集成电路工艺流程第五单元工艺集成与封装测试3312.3.3多晶硅在双极型电路中的应用1、多晶硅发射极采用多晶硅形成发射区接触可以大大改善晶体管的电流增益和缩小器件的纵向尺寸，获得更浅的发射结。2、自对准发射极和基区接触第五单元工艺集成与封装测试3434本章重点金属化与多层互连CMOS集成电路工艺双极型集成电路工艺第五单元工艺集成与封装测试35第13章工艺监控13.1概述13.2实时监控13.3工艺检测片13.4集成结构测试图形第五单元工艺集成与封装测试3613.1概述所谓工艺监控就是借助于一整套检测技术和专用设备，监控整个生产过程，在工艺过程中，连续提取工艺参数，在工艺结束时，对工艺流程进行评估。工艺过程检测内容包括硅与其它辅助材料检测和工艺检测两大部分。材料检测；工艺检测。第五单元工艺集成与封装测试3713.1概述工艺检测技术得到了迅速的提高，今后将主要向着三个方向发展：工艺线实时监控；非破坏性检测，指对硅片直接进行检测；非接触监测，指对硅片直接进行检测。当前，工艺监控一般是同时采用三种方式：1、通过工艺设备的监控系统，进行在线实时监控；2、采用工艺检测片，通过对工艺检测片的测试跟踪了解工艺情况；3、配置集成结构测试图形，通过对微电子测试图形的检测评估具体具体工艺，工艺设备，工艺流程。第五单元工艺集成与封装测试3813.2实时监控实时监控是指生产过程中通过监控装置对整个工艺线或具体工艺过程进行的实时监控，当监控装置探测到某一被测条件达到设定阈值，工艺线或具体工艺设备就自动进行工艺调整；或者报警（自停止），由操作人员及时进行工艺调整。第五单元工艺集成与封装测试3913.3工艺检测片工艺检测片，又叫工艺陪片（简称陪片）。一般使用没有图形的大圆片，安插在所要监控的工序，陪着生产片（正片）一起流水，在该工序完成后取出，通过专用设备对陪片进行测试，提取工艺数据，从而实现对工艺流程现场的监控，并在下一工序之前就判定本工序为合格、或返工、或报废。第五单元工艺集成与封装测试4013.3.1晶片检测对晶片的检测包括对原始的抛光片和工艺过程中的晶片的检测。对抛光片从三个方面进行检验，几何尺寸、外观缺陷和物理特性。对工艺过程中的晶片的检测方法有化学腐蚀法、X射线形貌照相法和铜缀饰技术。第五单元工艺集成与封装测试4113.3.2氧化层检测1、厚度测量，包括比色法、斜面干涉法、椭圆偏振法和分光光度计法。2、针孔检测，包括化学腐蚀法、液晶显示、铜染色和MOS结构测试法等。3、击穿特性检测，是MOS器件栅氧化膜和集成电路层间绝缘的电学特性和可靠性的一个重要量度。4、C-V测量技术，广泛用于SiO2-Si界面性质的研究，高频C-V法已成为MOS工艺常规监测手段。可以测量：固定电荷密度、Na+密度等。第五单元工艺集成与封装测试4213.3.3光刻工艺检测对光刻工艺的检测包括：掩膜版和硅片平整度检测；掩膜版和硅片上图形的CD（CriticalDimension)尺寸检测；光刻胶厚度及针孔检测；掩膜版缺陷及对准检测。第五单元工艺集成与封装测试4313.3.4扩散层检测1、薄层电阻测量，通常采用两种方法：四探针法和范德堡法。2、结深测量，包括结的显示、结深测量和亚微米结深测量。3、杂质分布测量，包括阳极氧化剥层的微分电导法和扩展电阻法。第五单元工艺集成与封装测试4413.3.5离子注入层检测1、中、大剂量注入检测，检测方法与扩散层相同，只是检测的是载流子特性。2、小剂量注入检测，检测方法有两次注入法、MOS晶体管阈值电压漂移法、脉冲C-V法和扩展电阻法等。3、几种方法的比较，离子注入层中杂质原子的分布一般采用中子活化分析、放射性示踪法、二次离子质谱（SIMS）、背散射（RBS）、和俄歇电子能谱（AES）等方法检测。第五单元工艺集成与封装测试4513.3.6外延层检测1、厚度测量2、图形漂移和图形畸变的测量3、电阻率测量4、杂质分布和自掺杂分布测量第五单元工艺集成与封装测试4613.4集成结构测试图形微电子测试结构和测试图形必需满足两个准则：1、要求通过对测试结构和测试图形的检测能获得正确的结果。因此，要根据电路设计要求和实际能达到的工艺条件来进行测试结构和测试图形设计。2、要求由测试图形和测试结构能使用自动测量系统便捷地获取数据，自动测量系统应用最少的探针（或探测板）。第五单元工艺集成与封装测试4713.4.1微电子测试图形的功能与配置1