屏蔽线在版图中的应用

中国科技论文在线屏蔽线在版图中的应用魏以光*作者简介：魏以光（1983-），男，资深版图工程师，在latticesemi工作，目前攻读在职硕士.E-mail:[e-mail]（上海交通大学微电子学院，上海201106）摘要：随着半导体工艺逐步跨入深亚微米，互连线之间的串扰已经成为了高速数字电路设计的主要问题，它直接影响着电路的性能与可靠性。屏蔽线是最有效也是最常用的解决串扰噪声和延迟不确定性的方法。本文从版图工程师的视角出发，研究屏蔽线设计在高精度和高速电路版图中的作用，并使用仿真结果说明影响串扰的屏蔽线参数。关键词：互连线；串扰；屏蔽；耦合电容中图分类号：TN402TheUsageofShieldinginICLayoutWeiYiguang(SchoolofMicroelectronics,ShanghaiJiaoTongUniversity,ShangHai201106)Abstract:Asthetechnologyadvancesintodeepsub-micronera,crosstalkofinterconnecthasbecomethemajorproblemintoday'shighspeeddigitialcircuitdesignbecauseitdirectlyinfecttheperformanceandreliablilityofcircuit.Shieldingisaneffectiveandcommontechniquetodealwithcrosstalknoiseanddelayuncertainty.Inthispaper,fromtheviewofIClayoutengineer,shieldingmethodologiesforhighspeeddigitialcircuitdesignwillberesearchedaswellasfactorswhichdealwiththereliabilityofshielding.Keywords:interconnect;crosstalk;shielding;couplingcapacitor1引言随着半导体工艺尺寸的不断缩小，互连线的串扰噪声成为了电路设计中越来越不可忽视的难题。加屏蔽线是昀有效和昀常用的方法，以增加连线面积的代价来降低串扰噪声和信号延迟的不确定性。同层连线之间的电容耦合是串扰噪声的主要来源，究其成因是连线的厚度远远大于连线的宽度且连线之间的间距远远小于上下层之间的距离。电容耦合是一个只作用于相邻连线之间的短程效应，它对信号完整性有两方面的危害。1.当干扰线(aggressorline)波动时，导致在被干扰线(victimline)上产生可能造成逻辑错误的噪声。2.当干扰线与被干扰线同时波动时，就会对被干扰线上信号传递产生影响，造成信号延迟的不确定性。详见图1：图1.由耦合电容造成的串扰噪声与信号不确定延迟实际情况要远比以上所述的复杂，因为互连线是三维架构，不仅与同层连线存在耦合电中国科技论文在线容，与上下层的金属线也有耦合电容。不过，这样的计算过于复杂，不得不借助于EDA工具，且在实践中发现上下层金属线间的耦合电容远远小于同层互连线之间的耦合电容，所以在这篇论文里我们忽略上下层金属线间的耦合电容，只关注于同层互连线之间的耦合电容。2减少串扰噪声的方法2.1利用差动信号将大多数串扰转换成共模干扰图2.典型版图上的不同连线间的电容耦合可以利用差动信号将大多数串扰转换成共模干扰，从而减少串扰噪声。例如，把图2所示的电路改成图3所示的结构，如果C1=C’1且C2=C’2，那么VA和VB对Vin+和Vin-的耦合将不会产生差动误差。图3.通过差动信号的使用来减少电容耦合由于这种方法牵涉到了基础电路的改动，在实际中并不推荐使用(模拟电路除外)。2.2把信号线与干扰线拉开更大距离拉开连线的距离后，通过降低连线之间的耦合电容(耦合电容与连线间距呈反比)间接减少了串扰噪声。这是种可操作的方法，并且降低了整根连线上的电容负载从而降低了功耗，因此在低功耗设计时仍经常使用，但它不能完全屏蔽噪声，在某种对信号要求严格的情况下中国科技论文在线不再适用。具体形式参见图4：图4.(a)加屏蔽线；(b)拉开间距2.3加屏蔽线(shielding)加屏蔽线是一种很实用的减少串扰的方法，如图4所示，在敏感信号线两边都放上一条地线/电源线，这样就使“噪声”干扰线发出的大部分电场线终止于地线/电源线而不是该信号线。这样比拉开间距更有效，但这种屏蔽也同时复杂了版图的设计，使信号线与地/电源之间的电容变大。另一种屏蔽线如图5所示。信号线全部被上下两层金属电源线包围，因此完全隔离了外部电场线。不过，这根信号线对地电容更大，又用到了三层金属，使其他信号线的布线变得更复杂了。除了模拟电路或者电路工程师特别说明，一般不推荐使用这种方法，同层互连线加屏蔽就可以基本满足设计要求了。图5.通过上下两层电源线来屏蔽敏感信号线3影响串扰的屏蔽线参数作为版图工程师，一般是通过给敏感信号线加屏蔽来解决串扰问题。当工艺制程定下来后，可供改动的参数其实并不多，其中包含：用何层金属走信号；信号线的宽度与长度；屏蔽线的宽度；信号线与屏蔽线的间距；屏蔽线接地还是电源。以下就这几个参数对屏蔽效果的影响进行分类讨论。以下结果是通过calibre抽取版图的LPE，再通过spice仿真所得到的数据，是基于0.13um工艺。屏蔽线接的电位关于这个问题还存有争议，究竟是接电源好还是接地好。在典型的混合信号IC中，成千上万个逻辑门在每个时钟跳变时进行开关，从而在与其相连的电源线与地线上会产生很大的噪声。相比而言，地线上的噪声较小，所以我个人倾向于接地。当然在某些情况下，例如FPGA中，屏蔽线所接的电位是交替的，这样既有助于完善版图上的电源分布，也节省了电源布线的面积。不管屏蔽线接什么电位，必须保证得到充分连接，否则会对屏蔽效果产生不良后果，没有起到保护作用。总之，可以认为屏蔽线所接的电位对屏蔽线的屏蔽效果基本没有什么影响。3.2信号线所走的金属层从工艺的角度来讲，越是高层的金属，它的厚度越厚，相应的侧壁越高，单位面积的电容就越大，对信号线的负载也变大。从版图的角度来看，越是高层的金属，信号线的数量越少，电源线的数量越多，串扰噪声越少。可以通过加缓冲器的方法来改善信号线的负载，使得信号线在更安静的环境下工作，减少串扰噪声。因此，越是对噪声有要求的信号线就该用更高层的金属线来连接。3.3信号线的长度耦合电压随L的变化0510152012345678910linelength(*1000um)crosstalknoise/vdd(%)图6.耦合噪声电压随连接线长度的变化通过改变金属连线的长度，即L的变化，可以得到图6。从图中可以明显看出金属线长度与其被干扰源带起的干扰幅度呈正比，即线越长，干扰越大。在实际版图中，连接线的长度一般不会超过3000um，因为线上的对地负载太大，会影响信号波形，这时通过加BUF来解决，而噪声电压在此可控范围内可以忽略。3.4信号线的宽度(um)crosstalknoise/vdd(%)图7.耦合噪声电压随连接线宽度的变化通过改变金属连线的宽度，即W的变化，可以得到图7。从图中可看出金属线宽度与其被干扰源带起的干扰幅度呈反比，即线越宽，干扰越小。一般在版图中，线宽与它要驱动的负载有关，负载越大，线越宽，通常为昀小尺寸的3到5倍。3.5信号线与屏蔽线的间距耦合电压随S的变化024681012140.50.60.70.80.911.11.21.31.41.5linespace(um)crosstalknoise/vdd(%)图8.耦合噪声电压随连接线与屏蔽线间距的变化通过改变金属连线与屏蔽线的间距，即S的变化，可以得到图8。从图中可看出金属线间距与其被干扰源带起的干扰幅度呈反比，间距越大，干扰越小。间距的选择要兼顾布线面积与抗干扰能力，需要反复的仿真与验证。3.6屏蔽线的宽度(um)crosstalknoise/vdd(%)图9.耦合噪声电压随屏蔽线宽度的变化通过改变屏蔽线的宽度，可以得到图9。从图中可看出屏蔽线宽度与其被干扰源带起的干扰幅度呈反比，即屏蔽线越宽，干扰越小。有时候在布线面积吃紧的情况下，可以用电源线充当屏蔽起到的效果更好，不过会增加布线的复杂程度。4小结本文指出了屏蔽线在保证信号完整性上所起的巨大功效。并且运用了layout后仿真的方法，直观地揭示了屏蔽线技术对电路性能起的重大作用，指出了屏蔽线的各种参数对屏蔽效果的影响。结合工程实际，给出了绘制版图中应采取的避免串扰噪声措施，为版图设计或电路设计提供了重要的参考依据。[参考文献](References)[1]A.Vittal,L.H.Chen,“CrosstalkinVLSIInterconnections”,IEEETransactiononComputer-aidedDesignofIntegratedCircuitandSystem,Vol.18,No.12,pp.1817-1824,December1999.[2]拉扎维，模拟CMOS集成电路设计，pp.530-550,西安：西安交通大学出版社，2006.[3]JanM.Rabaey，AnanthaChandrakasan,数字集成电路-----电路、系统与设计，pp.100-130,电子工业出版社，2008.[4]X.Huang,Y.Cao,D.Sylvesteretal.“RLCSignalIntegrityAnalysisofHighGlobalInterconnects”,IEEEInternationalElectronDevicesMeeting,pp.731-734,Dec.2000.[5]J.D.Ma,A.Parihar,andL.He,“Pre-routingEstimationofShieldingforRLCSignalIntegrity”,ProceedingofIEEEInternationalConferenceonComputerDesign,pp.553-556.Sep2001.[6]J.D.MaandL.He,“FormulaeandApplicationsofInterconnectEstimationConsideringShieldingInsertionandNetOrdering”,2001IEEE/ACMInternationalConferenceonComputer-AidedDesign,pp.327-332,Nov2001.[7]JunmouZhangandEbyG.Friedman,“EffectofShieldInsertiononReducingCrosstalkNoisebetweenCoupledInterconnects”,IEEETransactionsonComputer-AidedDesign,2004[8]H.Kaul,D.SylvesterandD.Blaauw,“ActiveShields:ANewApproachtoShieldingGlobalWires”,ProceedingofGreatLakesSymposiumonVLSI,pp.112-117,Apr2002.