第四章---MOS逻辑集成电路

集成电路原理与设计2019年10月8日2时25分1王向展第四章MOS逻辑集成电路§4.1MOS器件的基本电学特性4.1.1MOSFET的结构与工作原理4.1.2MOS器件的阈值电压Vth4.1.3MOSFET的简单大信号模型参数4.1.4MOSFET小信号参数4.1.5MOS器件分类与比较4.1.6MOS器件与双极型晶体管BJT的比较§4.2NMOS逻辑IC4.2.1静态MOS反相器分类与比较4.2.2NMOS反相器集成电路原理与设计2019年10月8日2时25分2王向展§4.3CMOS反相器4.3.1CMOS逻辑电路的特点4.3.2CMOS传输门§4.4静态CMOS逻辑门电路4.4.1CMOS基本门电路§4.5动态和准静态CMOS电路4.5.1动态CMOS电路§4.6CMOS变型电路4.6.1伪NMOS逻辑4.6.2钟控CMOS逻辑（C2MOS）4.6.3预充电鉴别逻辑（P-E逻辑）4.6.4多米诺（Domino）CMOS逻辑集成电路原理与设计2019年10月8日2时25分3王向展§4.1MOS器件的基本电学特性4.1.1MOSFET的结构与工作原理MOSFET是Metal-Oxide-SiliconFieldEffectTransistor的英文缩写，平面型器件结构，按照导电沟道的不同分为NMOS和PMOS器件。MOS器件基于表面感应的原理，是利用垂直的栅压VGS实现对水平IDS的控制。它是多子（多数载流子）器件。用跨导描述放大能力。集成电路原理与设计2019年10月8日2时25分4王向展图4.1NMOS结构示意图MOSFET(器件/电路)的特点1.只靠一种载流子工作，称为多子器件。2.可看作“压控电阻器”。3.无少子存储效应，可制成高速器件。4.输入阻抗高，驱动电流小。适于大规模集成，是VLSI、ULSI的基础。低压低功耗电路。5.热稳定性好。(负温度系数)6.缺点是导通压降大，输入电容大，驱动能力弱。集成电路原理与设计2019年10月8日2时25分5王向展图4.2不同VG下NMOSFET能带分布集成电路原理与设计2019年10月8日2时25分6王向展4.1.2MOSFET的阈值电压阈值电压-使MOS器件沟道区进入强反型(φS=2φFB)所加的栅电压。000()()2(22)BSSithMSSSBSSoxoxBSSiMSSSBSSoxoxoxBiFBFBFBBSFBoxoxQQQVVCCQQQVCCCQQVVCC（4.1）集成电路原理与设计2019年10月8日2时25分7王向展式中MS-栅与衬底的接触电势差VBS-衬底与源之间的衬偏电压S-衬底表面势FB-硅衬底的体费米势QSS-硅与Si2O界面的单位面积电荷量(C/cm2)QB0-零衬偏时Si2O下面耗尽层单位面积的电荷量(C/cm2)Qi-调沟离子注入时引入的单位面积电荷量(C/cm2)Cox-电位面积的栅电容VFB-平带电压-体效应因子（衬底偏置效应因子）(V1/2)集成电路原理与设计2019年10月8日2时25分8王向展FBSiBNqQ2200(C/cm2)(“+”forPMOS,“”forNMOS)ln(NMOS,P)lnln(PMOS,NAiFBDiiNkTqnkTNNkTqnqn衬底衬底)SSSSNqQ(C/cm2)NSS=10101011(cm-2)oxOSioxoxoxTTC20(F/cm2)集成电路原理与设计2019年10月8日2时25分9王向展ni=1.51010cm-3（测量值）MS=体材料的接触电势栅材料的接触电势（注：接触电势相对于本征Si而言）0.6V0V0.3V0.4V0.56V0.56VFAlCuAuAgFFSiPPolySinPolySi非本征接触电势金属栅接触电势栅多晶硅栅接触电势栅集成电路原理与设计2019年10月8日2时25分10王向展MetalFBMS衬底），（衬底nPMOSCNqpNMOSCNqCNqoxDSioxASioxSi0002),(2221403.911.98.85410F/cmSiOSi集成电路原理与设计2019年10月8日2时25分11王向展例4.1求解Vth,已知：N+Poly-Si栅NMOS晶体管，栅氧厚度tox=0.1μm，NA=3×1015cm-3，ND=1020cm-3，氧化层和硅界面处单位面积的正离子电荷为1010cm-2，衬偏VBS=0V。求：Vth，。15010310ln0.026ln0.317(V)1.510AFPikTNqn解：NMOS衬底费米势为N+Poly-Si栅接触电势Poly-Si=0.56(V)得：0.3170.560.877(V)MSFPPloySi21408248.854103.93.4510(F/cm)0.110SiOOXOXCT集成电路原理与设计2019年10月8日2时25分12王向展0141915822228.8541011.91.61031020.3172.51110(C/cm)BSiAFPBSQqNV101992101.6101.610(C/cm)SSQ988821.6102.511100.87720.317()3.45103.45100.439(V)SSBthMSFPOXOXQQVCC191415082221.6108.8541011.93103.45100.914(V)SiAOXqNC集成电路原理与设计2019年10月8日2时25分13王向展4.1.3MOSFET的简单大信号模型参数1、非饱和区(VGS＞Vth，VDS＜(VGS-Vth))22OXDSDSGSthDSCWViVVVL(4.2)2、饱和区(VGS＞Vth，VDS≥(VGS-Vth))212OXDSGSthDSCWiVVVL(4.3)11222021144DSGSthDSGSthSieffDSsubVVVVVVLVqN集成电路原理与设计2019年10月8日2时25分14王向展对于Si：n=580cm2/(V·s)，p=230cm2/(V·s)W,L均为有效尺寸K=COX(A/V2)–导电系数=(COXW)/L(A/V2)–跨导参数–沟道长度调制因子(V-1)5m硅栅P栅CMOS工艺典型值：0.0110,0.0250.0210,0.045nmosLmLmpmosLmLm集成电路原理与设计2019年10月8日2时25分15王向展例4.2计算MOS管IDS已知：N+Poly-Si栅NMOS晶体管宽长比W/L=100m/10m，漏、栅、源、衬底电位分别为5V，3V，0V，0V。n=580cm2/(Vs)，其他参数与例4.1相同。求：①漏电流IDS；②若漏、栅、源、衬底电位分别为2V，3V，0V，0V，则IDS=？解：①由已知VGS=3V，VDS=5V，VBS=0V，Vth=0.439V∵VDS=5V＞(VGS-Vth)=3-0.439=2.561(V)∴器件工作在饱和区，则：282123.451058010030.43910.0152100.66(mA)OXnDSGSthDSCWiVVVL（若不考虑沟道长度调制，IDS=0.63mA）集成电路原理与设计2019年10月8日2时25分16王向展②如果VGS=3V，VDS=2V，VBS=0V，则∵VDS=2V＜(VGS-Vth)=3-0.439=2.561(V)∴器件工作在非饱和区，有：28223.4510580100230.43920.112(mA)2OXDSDSGSthDSCWViVVVLL集成电路原理与设计2019年10月8日2时25分17王向展4.1.4MOSFET小信号模型参数1、跨导gm表征了MOSFET栅压对漏源电流的控制能力(VDS恒定)。(1)饱和区：.1212DSDSmVconstGSOXGSthDSOXDSDSOXDSigVCWVVVLCWiVLCWiL(4.4)集成电路原理与设计2019年10月8日2时25分18王向展(2)非饱和区：2、沟道电导gds表征了MOSFET漏源电压对漏源电流的控制能力(VGS恒定)。(1)饱和区：.DSDSOXmVconstDSGSiCWgVVL(4.5)221GSDSOXdsVconstGSthDSDSDSDSiCWgVVVLiiV(4.6)集成电路原理与设计2019年10月8日2时25分19王向展(2)非饱和区：3、品质因数0表征开关速度正比于栅压高出阈值电压的程度，可作为频率响应的指标。其中，为载流子沟道渡越时间。0211mGSthDSOXsdgVVVCWLL.GSDSOXdsVconstGSthDSDSiCWgVVVVL(4.7)(4.8)2sdDSLV集成电路原理与设计2019年10月8日2时25分20王向展Tips高速电路需gm尽可能大。VGS，或Vth0，有利于电路速度提高。但：VGSVDS，电路功耗增大。Vth逻辑摆幅，电路抗干扰能力下降。100晶向的n型反型层（p型衬底）表面电子迁移率大于111晶向的迁移率，大约为111晶向p型反型层中空穴迁移率的3倍。所以，高速NMOS电路多选择100晶向p型衬底。集成电路原理与设计2019年10月8日2时25分21王向展4.1.5MOSFET分类与比较1、MOS器件分类NMOS(Enhancement-Mode)PMOSMOSFETNMOS(Depletion-Mode)PMOS增强型常关闭型耗尽型常开启型集成电路原理与设计2019年10月8日2时25分22王向展2、MOSFET的符号①源极的箭头将源漏区分开，同时标明了源极载流子所形成的电流方向。②衬底的箭头方向可以认为是沟道(N或P)与衬底所形成的PN结的方向。③源漏两极在物理上并无区别，只有在加上电源(和偏置)时才出现工作点的差异。④电路图中应尽量使用简洁的符号，除非必要，不必给出衬底的连接。图4.3MOSFET的符号集成电路原理与设计2019年10月8日2时25分23王向展3、MOSFET的特性图4.4NMOSFET的特性集成电路原理与设计2019年10月8日2时25分24王向展图4.5PMOSFET的特性集成电路原理与设计2019年10月8日2时25分25王向展4、Vth的比较2SSiBthMSMSoxoxoxQQQVCCCAl栅：E-NMOS0++D-NMOS0++E-PMOS0D-PMOS0硅栅：E-NMOS0++D-NMOS0++E-PMOS0D-PMOS0+-同型注入异型注入异型注入同型注入+异型注入同型注入异型注入同型注入+(N+)集成电路原理与设计2019年10月8日2时25分26王向展P+硅栅：E