您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 综合/其它 > Allegro16.6约束规则设置详解(图文并茂)
前言:本文主要讲解Allegro16.6约束管理器的使用,从基本约束规则到高级约束规则的设置。目录:一、基本约束规则设置1、线间距设置2、线宽设置3、设置过孔4、区域约束规则设置5、设置阻抗6、设置走线的长度范围置详解(图文)则设约束规.616orgAlleCadenceallegroQQ)!CadenceallegroQQ:AllegRo2.331730476.(QQ二、高级约束规则设置11、单个网络长度约束12、a+b类长度约束13、a+b-c类长度约束14、a+b-c在最大和最小传播延迟中的应用yaleDniP、10约束分差设置、.29分对差创建、.19设置则分规差、9属性用置通设、8等长型T、.37等长NETX阻的过电、.27等长NET阻的电不过、.17置等长设、71、线间距设置(1)、设置默认间距规则点击CM图标,如下图所示,打开约束管理器。单击Spacing,再点击AllLayers,如下图所示。右边有一个DEFAULT就是默认规则,我们可以修改其值。按住Shift键,点击第一个和最后一个即可选中所示,然后输入一个值,这样就都修改了,如下图所示(2)、定义特殊的间距约束点选Default按鼠标右键,执行Create-SpacingCSet加入新规则。取一个有意义点的名字,如下图所示,单击OK。其值是从默认规则拷贝的,先修改其值。按住Shift键选中所有,输入12,回车。然后为所需要设置的网络分配规则单击左边的Net-AllLayers,在右边工作簿中,为GND网络设置12MIL_SPACE规则,在ReferencedSpacingCSet下选中12MIL_SPACE,如下图所示(3)、设置Class-Class规则若针对不同的信号群组有不同的间距规则,则需要设置Class-Class选到NetClass-Class后,在右边CLOCK(2)上右键选择Ctreat-Class-Class...,如下图所示选择2个不同的NetClasses,如下图所示,单击OK如下图所示。在右边的ReferencedSpacingCSet栏可以修改其值。执行Analyze-AnalysisModes...,如下图所示可以看到SpacingMode的检查模式2、线宽设置(1)、设置默认约束点选PhysicalConstraintSet即可出现Default的Physical相关设定值,如LineWidth、Neckwidth..等(2)、设置特殊物理规则点选Default按鼠标右键,执行CreatePhysicalCSet加入新规则修改其值,如下图所示然后在分配网络,左边点击Net-AllLayers,右边为所需设置的网络分配规则,如下图所示3、设置过孔物理规则设置里面有一栏是Vias,点击即可设置,如下图所示点击默认规则的Vias,如下图所示Remove可以移除过孔。在左边的过孔列表中双击即可添加过孔。同理,可设置其他物理规则的过孔,如下图所示。4、区域约束规则设置在物理规则下,左边点击Region,在右边cds_2右键并选择Create-Region...,如下图所示输入其约束值。然后执行ShapePolygon/Rectangular/Circular设定范围,一般BGA比较常用。类选择为ConstraintRegion,子类为All。AssigntoRegion分配的区域设置为刚才创建的RGN1.5、设置阻抗(1)、通过EditProperty方式设置语法说明:IMPEDANCE_RULE=A:B:C:DA:起点PINB:终点PINC:阻抗的数值大小D:阻抗的误差大小例如:(1).IMPEDANCE_RULE=ALL:ALL:50ohm:10ohm设定走线的阻抗是50ohm,误差值是正负10ohm(2).IMPEDANCE_RULE=U1.1:R1.1:50ohm:20%设定走线在U1.1到R1.1之间的阻抗是50ohm,误差是正负20%执行Edit/Properties,点击一个网络,假设点击D0网络在过滤器里面输入im*,点击Apply输入数值all:all:60:5,单击Apply,如下图所示单击OK,结束命令。然后打开检查模式,在Setup-Constraints-Modes...如下图所示在弹出的窗口中,将电气模式下的阻抗检查打开,如下图所示违反规则,就会出现一个DRC,如下图所示(2)、在约束管理器中设置在约束管理器中,点选Impedance,如下图所示在cds_2上,右键Create-ElectricalCSet,如下图所示输入名称60ohm单击OK,回到工作簿,设置其值,如下图所示然后为所需要设置的网络分配规则,如下图所示然后再打开检查模式,如下图所示6、设置走线的长度范围语法说明:PROPAGATION_DELAY=A:B:C:DA:起点PINB:终点PIN如果是整条NET只有2个PIN时,在A处写入L,在B处写入SC:最小线长D:最大线长例如:PROPAGATION_DELAY=U1.4:U2.8:1000mil:1500mil设定U1.4到U2.8的走线长度为1000MIL到1500MIL之间PROPAGATION_DELAY=L:S:1000mil:1500mil设定整条NET的走线长度为1000MIL到1500MIL之间(1)、通过EditProperty设置执行Edit/Porperties命令,单击一个网络,选择PROGATION_DELAY并输入其数值,如下图所示。然后再开启检查模式,Setup-Constraints-Modes...(2)、在约束管理器中设置在ElectricalConstraintSet点选Min/MaxPropagationDelays在cds_2上右键选择Create-ElectricalCSet设定其值为网络分配约束,如下图所示再打开检查模式,Analyze-AnalysisModes...将电气规则下的,Propagationdelay检查模式打开。走线模式时,即可辅助线束走线状态。(3)、在原理图中设置进入Capture中的PropertyEdit,选Cadence-Allegro及FlatNet执行Edit/InvokeUI对PROPAGATION_DELAY设定其值输出Netlist到Allegro。进入Allegro后即可看到Properties再开启检查模式。走线模式时,即可辅助显示走线状态7、设置等长语法说明:RELATIVE_PROPAGATION_DELAY=A:B:C:D:E:FA:组名。不用和BUS_NAME名相同,在设定MATCH_GROUP时注意这一点。B:是GLOBAL,在B位写入G即可C:起点PIND:终点PIN如果NET只有2个PIN时,C处写L,D处写S。E:写入要比参照线(Target)长或短的数值F:长度的误差(也可以用百分比表示)7.1、不过电阻的NET等长打开约束管理器,选择一组NET,右键创建MATCH_GROUP,如下图所示。然后设定其值然后设置一个网络为目标网络,在网络Delta:Tolerance栏处右键选择Setastarget,如下图所示再打开检查模式。如下图所示7.2、过电阻的XNET等长这里关键是设置XNET。假设有一排过电阻的线需要等长。首先创建电阻模型。单击SignalModel图标,如下图所示点击电阻,如下图所示,单击RN060310所有这种模型的电阻都高亮了,如下图所示单击CreateModel。。。按钮。默认,单击OK默认单击OK。如下图所示。再单击OK结束命令。假设我们要将DR_MD49到DR_MD53网络等长。打开约束管理器,选择相对延迟,这里可以看到我们刚才设置的XNET。我们在DR_MD49网络上右键创建PINPAIR选择2个端点,如上图所示,单击OK。同理,其他需要设置等长的网络,也创建PINPAIR。然后按住Ctrl键选择这些PINPAIR,右键创建MATCHGROUP如下图所示设定约束值,及目标网络,方法同不过电阻网络等长设置。7.3、T型等长这里为节约时间,直接引用现成的文档,基于15.7版本。16.6设置方法类似。T型等长设置,比如两个DDR之间的等长就属于T型等长,设置方法如下(以text_drr举例)。首先添加T型连接点。点击Logic-NetSchedule,单击你要设置网络的一个pin。如下图。在中间右键InsertT,加入T型连接点,如下图所示然后去点击第二个pin,再回到T型连接点,然后去点击第三个pin,右键done即可。创建的T型连接点如下图所示这只是创建了一个网络的T型连接点,如果需要创建多个,可点击进入约束管理器设置。在Net-Routing——Wiring下面,刚才设置的网络拓扑便会显示成UserDefined。如下图所示选中那个网络,右键创建Creat-ElectricalCSet,如下图然后将你需要设置T型结构的网络选择刚才设置的ECSet作为参考,VerifySchedule选择yes即打开验证,如下图所示。然后打开检查模式,在约束管理器Analyze-AnalysisModes弹出的对话框中,将Stublength/Net的检查模式选择为on如下如所示。然后选中你设置的网络右键Analyze,看看是否通过,为绿色pass即可,如下图所示。再回到pcb,打开飞线,看看是否都有了T型连接点,如下图所示。然后在回到约束管理器,将刚才设置的T型结构的网络选中,右键Creat-Bus,如下图所示。选中所创建的Bus,右键SigXplorer,如下图所示这里可以看到刚才设置的拓扑结构,单击Set菜单下Constraints子菜单,如下图所示,选择RelPropDelay面板创建两个约束,注意这里设置的是从T1到U2和T1到U3,即U2和U3之间T型等长,约束名称是一样的,范围Scope选择Local,如下图所示设置好之后,单击UpdateCm图标更新回约束管理器,如下图所示。再回到约束管理器下Net-Routing-RelativePropagationDelay就可以看到刚才设置的约束BUS2_M1了,如下图所示。然后再打开检查模式,在Analyze下AnalysisModes,如下图所示,将Relativepropagation检查模式设置为on,如下图8、设置通用属性若以NET常用的property为例#MIN_LINE_WIDTH最小线宽#BUS_NAMEBUS名称#NO_RAT隐藏鼠线#FIXED将器件固定(1)、通过Edit/Porperties命令设置执行Edit/Porperties,点击你要设置属性的网络(右键TempGroup可以选择多个网络),在弹出的属性编辑对话框中选择相应的Porperties并设定Value即可(2)、在约束管理器中设置执行Edit/NetPorperties命令,进入约束管理器的GeneralProperties选项,选择栏位并设定其值即可,如下图所示(3)、BUS_NAME等属性也可以通过原理图设置好,然后在Allegro中导入网表的方式来设置。9、差分规则设置9.1、创建差分对(1)、LogicAssignDifferentialPair执行LogicAssignDifferentialPair命令,先给一个差分名称,并将两条线的Netname加进来完成设定。也可以用自动产生方法产生。使用AutoDifferentialpairgenerator自动产生配对线Ex:usb1n、usb1p两条线,将对线的+/-字元分别填写至+polarity与-polarity属性中,如下图所示。点选Generate,产生差分对,结果如下:(2)、在约束管理器中创建打开约束管理器,定位到DifferentialPair下,如下图所示执行Objects-Ctreat-DifferentialPair...命令点击AutoSetup...可自动设置。也可手动设置,在左边选择网络,双击出现在右边已选择的网络里,点击Cr
本文标题:Allegro16.6约束规则设置详解(图文并茂)
链接地址:https://www.777doc.com/doc-1444045 .html