您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 信息化管理 > 一种用于14bit 50MHz流水线模数转换器的CMOS采样开关
第28卷 第9期2007年9月半 导 体 学 报犆犎犐犖犈犛犈犑犗犝犚犖犃犔犗犉犛犈犕犐犆犗犖犇犝犆犜犗犚犛犞狅犾.28 犖狅.9犛犲狆.,2007通信作者.犈犿犪犻犾:犺狌狓犻犪狅狔狌1979@126.犮狅犿 20070226收到,20070509定稿2007中国电子学会一种用于14犫犻狋50犕犎狕流水线模数转换器的犆犕犗犛采样开关胡晓宇 周玉梅(中国科学院微电子研究所,北京 100029)摘要:分析了影响犆犕犗犛采样开关性能的非理想因素,针对14犫犻狋50犕犎狕犃/犇转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加犱狌犿犿狔开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系.基于犛犕犐犆025μ犿标准犆犕犗犛数模混合工艺,采用犎狊狆犻犮犲对电路进行了模拟.模拟结果显示,在输入信号为233犕犎狕正弦波,峰峰值为2犞,采样时钟频率为50犕犎狕,时钟上升/下降时间为01狀狊时,无杂散动态范围达到92犱犅,信噪失真比达到83犱犅;同时时钟馈通效应造成的保持误差由55犿犞降为90μ犞.这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器.关键词:栅压自举采样开关;非线性;时钟馈通补偿;保持误差;模数转换器犈犈犃犆犆:1265犎中图分类号:犜犖79+2 文献标识码:犃 文章编号:02534177(2007)091488061 引言随着数字信号处理技术和犇犛犘处理器的发展,越来越多的模拟信号需要转化成数字信号进行处理,这就使得对模拟信号和数字信号的接口———模数转换器提出了更高的要求.目前模数转换器正在向高速高精度的方向发展,而此类模数转换器通常采用流水线结构.采样保持电路作为流水线模数转换器中的核心单元,其性能指标直接决定整个转换器的性能.随着采样速度和精度的不断提高,传统的犆犕犗犛采样开关已经无法满足设计对采样精度和非线性的要求.栅压自举型开关具有良好的采样精度和线性度,但是随着设计指标的不断提升,开关管的尺寸不断加大,这使得时钟馈通效应越来越明显,严重影响到采样开关的精度.在采样开关的设计中存在着速度和精度之间的相互制约关系.本文首先分析了影响采样开关性能的主要因素,针对14犫犻狋50犕犎狕的流水线模数转换器的要求设计了栅压自举开关.探讨了栅压自举开关时钟馈通的特点及补偿思想,提出了一种新的时钟馈通补偿电路.2 影响采样开关性能的因素21 开关导通阻抗开关在采样模式下可以等效为一个阻抗为犚犗犖的电阻,与其后的采样电容犆犛构成的一个低通滤波器,电路的最大采样频率和采样精度就受到低通滤波器的3犱犅带宽的限制,其3犱犅带宽为[1]犳3犱犅=12π犚犗犖(犆犛+犆狆)(1)其中 犆狆为采样开关在采样电容一侧的寄生结电容.要达到所需要的采样精度,最小的3犱犅带宽需满足以下条件:犳3犱犅≥2(犖-1)/2犳犻狀(2)其中 犳犻狀为输入信号的频率;犖为采样开关的分辨率.根据(1)和(2)式可以算出所需要导通阻抗的大小.在开关设计中开关导通阻抗的非线性在很大程度上影响着开关的线性特性,特别是对无杂散动态范围(狊狆狌狉犻狅狌狊犳狉犲犲犱狔狀犪犿犻犮狉犪狀犵犲,犛犉犇犚)的影响.在短沟道器件模型中开关的导通阻抗可由(3)式表示: 犚犗犖=1+犞犇-犞犛犈犆犔犆犗犡μ犲犳犳犠犔犞犌-犞犛2-犞犇2-犞犜0-γ(犞犛-犞犅-2Φ槡犉-2Φ槡犉[])(3)其中 犞犌,犞犇,犞犛,犞犅分别为开关管的栅、漏、源、衬电压;犠,犔为犕犗犛管的宽度和长度;犆犗犡,μ犲犳犳,Φ犉,γ分别为单位面积栅氧化层电容、载流子迁移率、费米能级、体效应系数.开关的非线性主要是由于导通电阻犚犗犖与输入电压犞犻狀有联系产生的,通第9期胡晓宇等: 一种用于14犫犻狋50犕犎狕流水线模数转换器的犆犕犗犛采样开关图1 沟道电荷注入及时钟馈通效应犉犻犵.1 犈犳犳犲犮狋狅犳犮犺犪狉犵犲犻狀犼犲犮狋犻狅狀犪狀犱犮犾狅犮犽犳犲犲犱狋犺狉狅狌犵犺过分析(3)式可以得到影响开关导通阻抗非线性的三个部分:(1)栅沟道电压犞犌-(犞犛+犞犇)/2的非线性;(2)开关管的阈值电压犞狋犺受衬偏电压犞犛-犞犅影响而产生的非线性;(3)开关管漏源两端电压差犞犇-犞犛产生的非线性.22 沟道电荷注入及时钟馈通效应的影响图1是犕犗犛开关沟道电荷注入及时钟馈通效应的原理示意图.当开关管采样时处于导通状态,此时犕犗犛管存在导电沟道.当采样结束时,犆犔犓变为低电平,开关管关闭,沟道内的电荷将向开关管的源端和漏端泄放,从而形成电荷注入效应.其中一部分电荷注入到了采样电容犆犎上,使得保持在犆犎上的采样值发生了变化.沟道内反型层中的总电荷犙犆犎为:犙犆犎≈犠犔犆犗犡(犞犵狊-犞狋犺)(4) 设注入到采样电容犆犎上的电荷占总沟道电荷的比例为犽,则由沟道电荷注入而引起的采样值的变化为:Δ犞=Δ犙犆犎犆犎≈犽犠犔犆犗犡(犞犵-犞犻狀-犞狋犺)犆犎 (5) 由(5)式可以发现电荷注入引起的采样值的变化Δ犞与输入信号犞犻狀有关,同时公式中的阈值电压犞狋犺由于衬偏效应也与输入信号有关,这些都为电路带来非线性.影响开关性能的另一个因素为时钟馈通效应,由于开关管栅漏间存在寄生电容犆犌犇,当犆犔犓变为低电平时,犆犌犇和犆犎的串联结构在输出犞狅狌狋处产生分压,从而形成时钟馈通效应.由时钟馈通效应引起的输出点电压变化值Δ犞可以表示为:Δ犞=犞犆犔犓犆犌犇犆犌犇+犆犎(6) 就简单的采样结构来说,时钟馈通并不带来非线性,而只是引入了一个与输入电压无关的固定失调,这种失调可以通过差分结构消除.但对于栅压自举开关来说,时钟馈通会引入与输入有关的非线性问题,这一点将在后面的章节详细论述.3 采样开关设计3.1 开关设计要求在进行采样开关的设计之前首先需要确定几个参数:模拟输入信号的摆幅,开关的3犱犅带宽,开关的犛犉犇犚.这些参数的确定需根据所要应用的流水线模数转换器的设计指标来约束.本设计的开关是为了用于14犫犻狋50犕犎狕的流水线模数转换器,通过对市场上各种商业产品的分析,目前高速高分辨率的流水线模数转换器的输入模拟量的峰峰值在2~235犞的范围内,故本设计中的模拟输入信号的摆幅定为2犞.开关的犛犉犇犚的要求主要通过行为级的建模仿真来获得,通过在犕犃犜犔犃犅中进行建模和仿真得到在14犫犻狋50犕犎狕的设计指标下,当开关的犛犉犇犚小于90犱犅时,流水线模数转换器的有效位数(犲犳犳犲犮狋犻狏犲狀狌犿犫犲狉狅犳犫犻狋,犈犖犗犅)开始明显下降,故设计之初将开关的犛犉犇犚定在90犱犅以上.需要注意的是开关的犛犉犇犚指标比较依赖流水线模数转换器的犛犉犇犚,如果对流水线模数转换器的犛犉犇犚要求很高的话,开关相应的犛犉犇犚指标也会随之提高.本设计中采样精度为14犫犻狋,采样时钟信号频率50犕犎狕,由于是奈奎斯特采样,输入信号的最大频率为25犕犎狕,根据(2)式可以得到开关的3犱犅带宽最小为226犌犎狕.开关后面的采样电容犆犛的大小由流水线模数转换器的犛犖犚决定,本设计中采样电容为33狆犉,在开关3犱犅带宽和采样电容已知的条件下可以根据(1)式计算出开关的最大导通阻抗为40Ω.32 栅压自举开关设计目前栅压自举开关大致分为两类:有源开关和无源开关.有源开关通常犛犉犇犚较高(>100犱犅),但带宽有限,设计相对复杂.无源开关中又可分为有衬底效应和无衬底效应两类[2].开关的犛犉犇犚决定着开关采用什么样的结构,2犞的输入信号摆幅及90犱犅的犛犉犇犚使得本设计选取025μ犿的工艺,通过设计仿真发现,在025μ犿工艺下衬底效应对犛犉犇犚影响较小,故本设计选用无源狀犕犗犛型有衬底效应的栅压自举开关结构[3].图2所示为本设计中的栅压自举开关,其工作9841半 导 体 学 报第28卷图2 栅压自举开关电路犉犻犵.2 犘狉狅狆狅狊犲犱犫狅狅狋狊狋狉犪狆狆犲犱狊狑犻狋犮犺原理如下:当时钟犆犔犓为低电平时,开关处于保持状态,犕5,犕6导通,结点狀3为低电平,犕3,犕2导通,犞犇犇通过犕3,犕2对电容犆1进行充电,犆1两端电压被充至犞犇犇(忽略犕3,犕2的导通压降).与此同时,开关管犕犛的栅极通过犕5,犕6接地,使其关断,犕1和犕10组成的犆犕犗犛开关在犆犔犓的控制下保持关断.由于犕7导通,节点狀5为高电平,犕4管截止,使结点狀3与结点狀2断开.这样开关输入端的电压变化不会影响到电路内各结点电压.当时钟犆犔犓为高电平时,开关进入采样状态,犕1,犕10导通,使节点狀1处的电压与输入犞犻狀几乎相等,犕2截止,犕4,犕8导通,结点狀3电位升高,犕3管截止,开关管犕犛的栅端与源端分别通过犕4,犕1,犕10与电容犆1连接,其栅源电压差近似为电容犆1上的电压犞犆.栅压自举开关由于采样状态将内部部分节点电压提升,带来了可靠性问题[4],当晶体管尺寸进入深亚微米后,管子四个端点中任意两点之间的电压差不能超过17犞犇犇.为了提高电路的可靠性在电路结构中增加了功能上相对冗余的犕9和犕5,犕9的作用是确保犕4在导通时的栅源电压不超过犞犇犇,犕5是为了在犆犔犓为低电平时,保证犕6的犞犵犱与犞犱狊不超过犞犇犇.在传统的栅压自举开关中输入端与狀1之间由一个栅压连接在狀3的狀犕犗犛开关连接[3],这使得此开关的电荷注入效应无法消除,犠犪犾狋犪狉犻[5]在此结构上做了改进,使这个狀犕犗犛开关的栅端由时钟信号犆犔犓控制,由于犆犔犓会在狀3之前变为低电平,所以此开关带来的电荷注入效应不会对采样值产生影响.犠犪犾狋犪狉犻的结构很好地体现了消除非理想因素的设计思想,不足的地方在于:如果输入信号的最大值较高,在采样状态下,连接输入端与狀1的狀犕犗犛开关的有效栅源电压下降,所能提供的电流减小,这需要加大此开关的尺寸才能满足设计要求,而当输入信号的最大幅度达到或超过(犞犇犇-犞狋犺狀)时,此开关关断,电路将无法实现功能.本设计在图3 栅压自举开关差分结构犉犻犵.3 犇犻犳犳犲狉犲狀狋犻犪犾犪狉犮犺犻狋犲犮狋狌狉犲犠犪犾狋犪狉犻的基础上又做了改进,如图2所示,使用犕1,犕10组成的犆犕犗犛开关代替原有的狀犕犗犛开关,这样即便输入信号较大,使其中的狀犕犗犛管关断,而狆犕犗犛管也可以保持导通,保证正常工作.这一改进使栅压自举开关拥有更大的输入范围,同时又可以消除其中部分管子的沟道电荷注入效应.需要指出的是,虽然电容犆1在保持阶段两端电压被充到犞犇犇,但在采样阶段由于寄生电容的存在,使得保持在电容上的电荷发生电荷分享,发生电荷分享后电容两端电压变为犞犆:犞犆=犞犇犇犆1犆1+犆狆狀1+犆狆狀2+犆狆狀3(7)其中犆狆狀1,犆狆狀2,犆狆狀3分别为狀1,狀2,狀3处的寄生电容,犆1上的电荷分享现象会给电路带来非线性因素[6].由(7)式看出犞犆的大小决定着开关导通阻抗的大小,在犞犆不变的情况下,加大开关管犕犛的尺寸可以减小导通阻抗,提高开关的带宽,同时狀3处寄生电容犆狆狀3也会增大,犞犆由于电荷分享的发生而变小,可见在设计中存在尺寸、带宽之间的制约关系,所以需要对电路中犆1的大小及各个管子(特别是开关管犕犛)的尺寸仔细设计.为了保证在各个工艺转角及温度范围内达到对导通阻抗的设计要求,本设计中犆1为2狆犉,犕犛的宽长比为65/025.4 时钟馈通补偿结构随着流水线模数转换器向高速高分辨率发展,对犆犕犗犛采样开关的设计也提出了更加严格的要求.为了满足设计要求,开关管的尺寸越来越大,这使得采样开关的时钟馈通和电荷注入效应更加明显,直接影响到了采样开关的性能.图3所示为栅压自举开关差分结构.0941第9期胡晓宇等: 一种用于14犫犻狋50犕犎狕流水线模数转换器的犆犕犗犛采样开关栅压自举开关的时钟馈通效应会更加严重地影响采样值的精度且带来非线性因素.如(6)式,在栅压自举开关中犞犆犔犓=犞犆+犞犻狀1,2,其中犞犆为自举电容犆1在保持状态时的两端电压值的差,犞犻狀1,2为差分输入的正(反)向端.差分结构的采样开关在两端由时钟馈通带来的电压变化分别为:Δ犞1=犆犌犇犆犌犇+犆犎(犞犆+犞犻狀1)(8
本文标题:一种用于14bit 50MHz流水线模数转换器的CMOS采样开关
链接地址:https://www.777doc.com/doc-1574 .html