Cadence-PCB-设计学习笔记

CadencePCB设计学习笔记一、安装：SPB15.2CD1～3，安装1、2，第3为库，不安装License安装：设置环境变量lm_license_fileD:Cadencelicense.dat修改license中SERVERyyhANY5280为SERVERzengANY5280二、用DesignEntryCIS(Capture)设计原理图进入DesignEntryCISStudio设置操作环境OptionsPreferencses:颜色：colors/Print格子：GridDisplay杂项：Miscellaneous.........常取默认值配置设计图纸：设定模板：OptionsDesignTemplate:（应用于新图）设定当前图纸OptionsSchematicPageProperities创建新设计创建元件及元件库FileNewLibrary(...Labrary1.OLB)DesignNewPart...(NewPartProperties)Partsper1/2/..(封装下元件的个数)PakageType:（只有一个元件时，不起作用）Homogeneous:复合封装元件中（多个元件图组成时）每个元件图都一样（default适用于标准逻辑）Heterogeneous:复合封装元件（多个元件图组成时）中使用不一样的元件图(较适用于大元件)一个封装下多个元件图，以Viewextpart(previouspart)切换视图PartNumbering:Alphabetic/numericPlace(PIN...Rectangle)建立项目FileNewProjectSchematicewpage(可以多张图：单层次电路图间，以相同名称的“电路端口连接器”off-pageconnector连接层次式电路图：以方块图（层次块HierarchicalBlock...）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接绘制原理图放置元器件：Place元件：Part（来自Libraries,先要添加库）电源和地（powergnd）连接线路wirebus：与wire之间必须以支线连接，并以网标(netalias)对应（wire:D0，D1....D7;bus:D[0..7]）数据总线和数据总线的引出线必须定义netalias修改元件序号和元件值创建分级模块（多张电路图）平坦式（单层次）电路：各电路之间信号连接，以相同名称的off-pageconnector连接层次式电路图：以方块图（层次块HierarchicalBlock...）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接标题栏处理：一般已有标题栏，添加：PlaceTitleBlock（）PCB层预处理元件的属性编辑元件属性在导入PCB之前，必须正确填写元件的封装（PCBFootprint）参数整体赋值（框住多个元件，然后EditProperties）分类属性编辑EditPropertiesNewColumnClass:IC(IC,IO,Discrete三类，在PCB中分类放置)放置定义房间（Room）EditPropertiesNewColumnRoom添加文本和图像添加文本、位图（Place...）原理图绘制的后续处理（切换到项目管理器窗口，选中*.DSN文件，然后进行后处理————DRC检查、生成网表及元器件清单）设计规则检查（ToolsDesignRulesCheck...）DesignRulesCheckscope(范围):entire（全部）/selection（所选）Mode(模式)：occurences(事件：在同一绘图页内同一实体出现多次的实体电路）instance(实体：绘图页内的元件符号)如一复杂层次电路，某子方块电路重复使用3次，就形成3次事件；子方块电路内本身的元件则是实体。Action（动作）：checkdesignrules/deleteDRCReport（报告）：CreateDRCmarkersforwarn(在错误之处放置警告标记)Checkhierarchicalportconnection(层次式端口连接)Checkoff-pageconnectorconnection(平坦式端口连接)Reportidenticalpartreferenves(检查重复的元件序号)Reportinvalidpackage(检查无效的封装)Reporthierarchicalportsandoff-pageconnector(列出port和off-page连接)CheckunconnectednetCheckSDTcompatibleReportallnetnamesViewoutputERCMatrix元件自动编号（ToolsAnnotate）scope：Updateentiredesign/selectionAction；Incremental/unconfitionalreferenceupdateresetpartreferenceto?Add/deleteIntersheetReference（在分页图纸的端口的序号加上/删除图纸的编号）CombinedpropertyResetreferencenumberstobeginat1eachpageDonotchangethepagenumber自动更新器件或网络的属性（ToolsUpdateProperties...）scope：Updateentiredesign/selectionAction：usecaseinseneitivecomparesconverttheupdatepropertytouppercaseynconditionallyupdatethepropertyDonotchangeupdatedpropertiesvisibility三、Allegro的属性设定Allegro界面介绍：Option(选项)：显示正在使用的命令。Find（选取）DesignObjectFindFilter选项：Groups(将1个或多个元件设定为同一组群)Comps（带有元件序号的Allegro元件）Symbols（所有电路板中的Allegro元件）Functions（一组元件中的一个元件）Nets（一条导线）Pins(元件的管脚)Vias（过孔或贯穿孔）Clines（具有电气特性的线段：导线到导线；导线到过孔；过孔到过孔）Lines（具有电气特性的线段：如元件外框）Shapes（任意多边形）Voids（任意多边形的挖空部分）ClineSegs(在clines中一条没有拐弯的导线)OtherSegs(在line中一条没有拐弯的导线)Figures（图形符号）DRCerrors（违反设计规则的位置及相关信息）Text（文字）Ratsnets（飞线）RatTs（T型飞线）FindByName选项类型选择：Net网络；Symbol符号；Devtype设备类型；Property属性；Group分组类别选择:Name（在左下角填入）元件名称；List列表；ObjecttypeVisiblity(层面显示)View栏Conductors栏：针对所有走线层做开和关Planes栏：针对所有电源/地层做开和关Etch栏：走线Pin栏：元件管脚Via栏：过孔Drc栏：错误标示All栏：所有层面和标示定制Allegro环境文件类型：.brd(普通的电路板文件).dra(Symbols或Pad的可编辑保存文件).pad（Padstack文件，在做symbol时可以直接调用）.psm（Library文件，保存一般元件）.osm(Library文件，保存由图框及图文件说明组成的元件).bsm(Library文件，保存由板外框及螺丝孔组成的元件).fsm(Library文件，保存特殊图形元件，仅用于建立Padstack的ThermalRelief).ssm(Library文件，保存特殊外形元件，仅用于建立特殊外形的Padstack).mdd(Library文件，保存moduledefinition).tap(输出的包含NCdrill数据的文件).scr（Script和macro文件）.art(输出底片文件).log（输出的一些临时信息文件）.color(view层面切换文件).jrl(记录操作Allegro的事件的文件)设定DrawingSize（setupDrawingsize....）设定DrawingOptions(setupDrawingoption....)status:on-lineDRC(随时执行DRC)DefaultsymbolheightDisplay：EnhancedDisplayMode:Displaydrillholes:显示钻孔的实际大小Filledpads：将via和pin由中空改为填满Clineendcaps：导线拐弯处的平滑Thermalpads：显示NegativeLayer的pin/via的散热十字孔设定TextSize（setupTextSize....）设定格子（setupgrids...）Gridson:显示格子Non-Etch:非走线层AllEtch:走线层Top：顶层Bottom：底层设定Subclasses选项（setupsubclasses...）添加删除LayerNewSubclass..设定B/Bvia(setupViasDefineB/Bvia...)设定工具栏同其他工具，元件的基本操作元件的移动：（EditMoveOptions...)Ripupetch：移动时显示飞线Stretchetch：移动时不显示飞线元件的旋转：（EditSpinFindSymbol）元件的删除：（EditDelete）信号线的基本操作：更改信号线的宽度（EditChangeFindClines）optionlinewidth删除信号线（EditDelete）改变信号线的拐角（EditVertex）删除信号线的拐角（EditDeleteVertex）显示详细信息：编辑窗口控制菜：常用元件属性（Hard_Location/Fixed）常用信号线的属性一般属性：NO_RAT；去掉飞线长度属性：propagation_delay等长属性：relative_propagation+delay差分对属性：differentialpair设定元件属性(EditProperities)元件加入Fixed属性：（EditProperitiesfindcomps..）设置(删除)信号线：Min_Line_width:(EditProperitiesfindets)设定差分对属性：setupElectricalconstraintspreadsheetNetoutingdifferentialpair四、高速PCB设计知识（略）五、建立元件库：通孔焊盘的设计：1、定义：类型Through，中间层（fixed），钻孔Drill/slot（圆形，内壁镀锡plated，尺寸）2、层的定义：BEGINLayer（Top）层：REGULAR-PAD＜THERMAL-PAD＝ANTI-PADENDLAYER（同BEGIN,常用copybeginlayer,thenpasteit）TOPSOLDERMASK:只定义REGULAR-PAD，大于（Beginlayer层regular-pad,约为1.1~1.2倍）BOTTOMSOLDERMASK（同Topsoldermask,常用Topsoldermask,thenpasteit）例1//---------------------------------------------------------------------------------------PadstackName:PAD62SQ32D*Type:Through*Internalpads:Fixed*Un