汇编原理复习题答案

万维试题库系统第1页一、判断题1.用同一种寻址方式均可写入信息到ROM或RAM中【答案】错2.CPU在访问存储器时，在每个机器周期中，检测READY引脚，若测到的信号是有效的，就会在该机器周期中插入等待周期。【答案】对3.CPU在访问存储器时，在每个机器周期中，检测“READY”引脚，若测到无效，就进入下一个机器周期重新访问。（）【答案】错4.采用全译码方式的存储器，其任一单元都有唯一的确定地址。【答案】对5.刷新电路的作用是要写入新的信息。【答案】错6.4K×1位和1K×4位的RAM芯片存储容量相同，它们可互换使用。【答案】错7.DRAM必须定时刷新，否则所存信息就会丢失。【答案】对8.SRAM电源撤除，信息不会丢失。()【答案】错9.8086/8088访问一个字节单元和访问一个字单元,只需要一个总线周期()。【答案】错10.存储系统中的高速缓冲存储器通常容量较小，则每位价格比主存要低。【答案】错二、单项选择题1.在8086/8088CPU中，在T1状态，CPU往总线上发（）信息。A.数据B.地址C.状态D.其它【答案】B2.8086当CPU执行INAL,DX指令时，该信号线为（2）电平。A.高B.低C.ECLD.CMOS【答案】B3.用1024×1位RAM芯片设计一个128KB的存储器系统，问需要有()片芯片组成。A.1024B.2048C.128D.256万维试题库系统第2页【答案】A4.若用存贮芯片(32K×1)构成8086/8088的1M存贮器系统要用()。A.8片B.16片C.32片D.64片【答案】C5.在8086/8088CPU中，一个最基本的总线读写周期由（1）时钟周期(T状态)组成。⑴A.1个B.2个C.4个D.6个【答案】C6.若32K×4位SRAM芯片具有4条数据线,则它具有的地址线条数为：______。A、13B、14C、15D、16【答案】C7.8086CPU通过（1）控制线来区分是存储器访问，还是I/O访问。A.M*/IOB.DEN*C.ALED.MN/MX*【答案】A8.在8086中，（BX）＝8282H，且题中指令已经读出，则执行INC[BX]指令需要的总线周期数为()。A．0B．1C．2D．3【答案】C9.微机中控制总线传送的是()A.给存储器和I/O接口地址码。B.CPU向内存和I/O接口发出的命令信号。C.存储器和I/O设备向CPU传送的状态信号D.B和C【答案】D10.当存储器读写速度较慢时，需产生一个READY信号以实现与CPU的同步，CPU将在总线周期的________时候采样该信号。A.T2下降沿B.T3下降沿C.T2上升沿D.T3上升沿【答案】B11.8086CPU在执行MOVAL，[BX]指令的总线周期内，若BX存放的内容为1011H，则BHE*和A0的状态是_____________。A.0，0B.0，1C.1，0D.1，1【答案】B12.8086有两种工作模式,最小模式的特点是（).A.CPU提供全部控制信号B.由编程进行模式设定C.不需要8286收发器D.需要总线控制器8288万维试题库系统第3页【答案】A13.8086CPU在进行I/O读操作时,M*/IO，DT/R*和必须是()。A.00B.01C.10D.11【答案】A14.当8088CPU组成最小模式时，IO/M*=“1”，RD*=“0”，WR*=“1”时，完成的操作为______。A、存储器读B、存储器写C、I/O读D、I/O写【答案】C15.为改善高速的CPU与主存存取速度的不平衡，可采用____。A、虚拟存储器B、辅助存储器C、高速缓存存储器(Cache)D、以上都不行【答案】C16.8088/8086CPU工作在最大模式时的基本连接是______。A、MN/MX*接高电平，不用总线控制器B、MN/MX*接高电平，用总线控制器C、MN/MX*接地，用总线控制器D、MN/MX*接地，不用总线控制器接【答案】C17.8088执行一个总线周期最多可传送()字节。A.1个B.2个C.3个D.4个【答案】A18.在微处理器发出地址信息并稳定后，当()后，通知接口芯片，片选信号CE已稳定，输入口已与数据总线接通，微处理器可以进行读操作。A.RD有效、M/IO=LB.RD有效、M/IO=HC.WR有效、M/IO=LD.WR有效、M/IO=H【答案】A19.8.8086有两种工作模式,最大模式的特点是（）。A.M/IO引脚可直接引用B.由编程进行模式设定C.需要总线控制器8288D.适用于单一处理机系统【答案】C20.8086有两种工作方式，当8086处于最小方式时，MN/MX接()A.+12VB.-12VC.+5VD.地【答案】C万维试题库系统第4页21.8086/8088执行一个总线周期是在()之后插入TW。A.T1B.T2C.T3D.T4【答案】C22.CPU对存储器进行读/写操作时，所述正确的是______。A、需要数据信号、地址信号、片选信号和读/写信号B、仅需要片选信号、读/写信号C、仅需数据信号、片选信号D、仅需要地址信号、读/写信号【答案】A23.若256K×8位的SRAM芯片具有8条数据线，则它的地址线条数为____。A、14B、15C、17D、18【答案】D24.现有4K×8位的RAM芯片，它所具有的地址线条数应是()条。A.12B.13C.11D.10【答案】A25.存取时间是指()A.存储器的读出时间B.存储器进行连续读和写操作所允许的最短时间间隔C.存储器进行连续写操作所允许的最短时间间隔D.存储器进行连续读操作所允许的最短时间间隔【答案】A26.地址译码的作用是（）A.设计接口B.区分不同外设C.接至地址总线D.向外设输出数据【答案】B27.某一存储器芯片，其地址引脚线为16根，数据输出线为8根，那么其容量可表示为______。A、1K*8位B、16K*8位C、32K*8位D、64K*8位【答案】D三、填空题1.高速缓冲存储器的英文名称是____________。【答案】Cache2.欲将EPROM的信息擦除可用紫外线照射。光照后的EPROM输出全为_______。【答案】13.微处理器设置片内Cache主要目的是________。万维试题库系统第5页【答案】缓解主存与CPU的速度之差4.半导体静态RAM靠_______存储信息，半导体动态RAM靠_______来存储信息。【答案】触发器(原理)电容(存储电荷的原理)5.在动态存储器2164的再生周期中，只需要________地址，所以在RAS*和CAS*这两个信号中，只有_________变为低电平。【答案】行，RAS*6.已知某微机控制系统中的RAM容量为2K×8位，首地址为2000H，其最后一个单元的地址是___________【答案】27FFH7.8088CPU芯片引脚包括________条地址线，_______条数据线，地址线和数据线是采用______________方式共用引脚的。【答案】20，8，分时复用8.8088/8086系统总线包括数据总线、__________和__________。【答案】地址总线控制总线9.8086/8088CPU提供了接受外部中断请求信号的引脚是__________和__________。【答案】NMI、INTR10.8088CPU工作在最大模式时，存储器的读信号是由__________提供的。【答案】总线管理器11.8086的M/IO*引脚是________________总线中的一条。【答案】控制12.在8088读周期中，当CPU对速度相对较慢的存储器或外设进行读操作时，往往需要通过检测________信号，使之达到适配。【答案】READY13.8086根据所构成系统大小的不同，可以工作在最大方式或最小方式。在最大方式下，系统需使用________来形成总线周期。【答案】总线控制器828814.动态RAM是以_______作为一个基本的存储单元。【答案】单MOS管配上记忆电容四、应用题1.已知RAM芯片和地址译码器的引脚如题五图所示，试回答如下问题：（1）若要求构成一个8K×8的RAM阵列，需几片这样的芯片？设RAM阵列组占用起始地址为El000H的连续地址空间，试写出每块RAM芯片的地址空间。（2）若采用全地址译码方式译码，试画出存储器系统电路连接图；万维试题库系统第6页【答案】（1）题中所示RAM芯片有12根地址线和4根数据线，因此一片这样的RAM芯片其存储容量为212*4bit＝4K*4bit，若需构成8K*8的RAM阵列，共需（8K*8）/（4K*4）＝4片。这4片RAM芯片应分成2个芯片组，每个芯片组中RAM芯片的地址线A11~A0、读写控制线WE*和片选控制线CS*都连在一起，因此每组中的RAM芯片占用的地址空间完全一样，只是分别提供高4位和低4位的数据，这两个芯片组的地址空间分别为：①组E1000H~E1FFFH和②组E2000H~E2FFFH。（2）全译码系统的电路连接可以如下图所示。图中4个芯片的WE*控制线和A11~A0地址线是连接在一起的。2.如某系统中地址总线为16根（A0-A15），用容量8K*8位的存储器芯片，从地址范围0000H--3FFFH扩充存储器，用LS138译码芯片，全译码方式，画出芯片与系统总线的连接图（数据总线省略），并分别标出每片芯片的地址范围。系统总线A0A1A12A13A14A15A14A15WERDLS138E3E2E1ABCY0。。。。Y7LS138引脚图：LS138引脚功能说明：（1）BCA输出Yn000仅Y0有效001仅Y1有效。。。。。。。。。。111仅Y7有效（2）E1=0；E2=0；E3=1时芯片才有效万维试题库系统第7页【答案】系统总线A0A1A12A13A14A15A14A15WERDE3E2E1ABCY0。。。。Y7+5VA13A14A1574LS138A0A1A12A0A1A12存储器1存储器2WERDCSWERDCS3.如某系统中地址总线为16根（A0-A15），用容量是32K*8位的存储器芯片扩充到64K*8位，画出芯片与地址总线的连接图（数据总线省略），并分别标出每片存储器芯片的地址范围。系统总线如下图A0A1A13A14A15WERD系统总线【答案】万维试题库系统第8页A0A1A13A14A15WERD系统总线A0A1A13A14CSWERDCSWERDA0A1A13A14存储器1存储器2芯片1的地址范围：芯片2的地址范围：0000H---7FFFH；8000H---FFFFH；五、简答题1.若用EPROM2764（8K×8b）和SRAM6264（8K×8b）组成8KROM和16kRAM存储系统，需要多少芯片？地址线中哪些位参与片内寻址？哪些位用作芯片组寻址？(设系统地址总线为20位，采用全地址译码)。【答案】1片2764，2片6264地址线中A0~A12参与片内寻址地址线中A13~A19用作芯片组寻址2.设某系统的CPU有地址线16条，连接了4KROM和1KRAM。已知ROM用８７０８芯片（１０２４×８），ＲＡＭ用２１１４芯片（１０２４×４）。若用高位地址线全译码输出作为各芯片的选片信号，最高地址的４条输出线接ＲOＭ，最低地址的输出线接RAM，则各片的地址范围是多少?【答案】4片ＲＯＭ地址范围是Ｆ０００Ｈ～Ｆ３ＦＦＨ，Ｆ４００Ｈ～Ｆ７ＦＦＨ，Ｆ８００Ｈ～ＦＢＦＦＨ，ＦＣ００Ｈ～ＦＦＦＦＨ；ＲＡＭ的地址范围是００００Ｈ～０３ＦＦＨ。3.采用全译码方式和6264芯片，在内存的40000H~43FFFH区间扩充RAM，画出芯片与8088最大组态下形成的系统总线的连线图。【答案】万维试题库系统第9页LS138E3E2E1ABCY7。。。。Y1A12-A0WE*D7-D06264(1)CS1*OE*CS2A12-A0WE*D7-D06264(2)CS2OE*CS1*D7-D0A12-A0MEMWMEMRA18A19A13A14A154.采用2716芯片，在首地址2000H处扩充容量8KB的内存，画出最大组态下系统