您好,欢迎访问三七文档
当前位置:首页 > IT计算机/网络 > 其它相关文档 > 计算机组成原理期末复习题答案
1.1什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?解:P3计算机系统:由计算机硬件系统和软件系统组成的综合体。计算机硬件:指计算机中的电子线路和物理装置。计算机软件:计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要。1.5冯•诺依曼计算机的特点是什么?解:冯•诺依曼计算机的特点是:计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成;指令和数据以同同等地位存放于存储器内,并可以按地址访问;指令和数据均用二进制表示;指令由操作码、地址码两大部分组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置;指令在存储器中顺序存放,通常自动顺序取出执行;机器以运算器为中心(原始冯•诺依曼机)。2.3什么是摩尔定律?该定律是否永远生效?为什么?答:P23,否,P363.1什么是总线?总线传输有何特点?为了减轻总线负载,总线上的部件应具备什么特点?答:P41.总线是一种能由多个部件分时共享的公共信息传送线路。总线传输的特点是:某一时刻只允许有一个部件向总线发送信息,但多个部件可以同时从总线上接收相同的信息。为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。3.2总线如何分类?什么是系统总线?系统总线又分为几类,它们各有何作用,是单向的,还是双向的,它们与机器字长、存储字长、存储单元有何关系?答:按照连接部件的不同,总线可以分为片内总线、系统总线和通信总线。系统总线是连接CPU、主存、I/O各部件之间的信息传输线。系统总线按照传输信息不同又分为地址线、数据线和控制线。地址线是单向的,其根数越多,寻址空间越大,即CPU能访问的存储单元的个数越多;数据线是双向的,其根数与存储字长相同,是机器字长的整数倍。3.4为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?答:总线判优控制解决多个部件同时申请总线时的使用权分配问题;常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求;特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。3.5解释下列概念:总线宽度、总线带宽、总线复用、总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期和总线的通信控制。答:P46。总线宽度:通常指数据总线的根数;总线带宽:总线的数据传输率,指单位时间内总线上传输数据的位数;总线复用:指同一条信号线可以分时传输不同的信号。总线的主设备(主模块):指一次总线传输期间,拥有总线控制权的设备(模块);总线的从设备(从模块):指一次总线传输期间,配合主设备完成数据传输的设备(模块),它只能被动接受主设备发来的命令;总线的传输周期:指总线完成一次完整而可靠的传输所需时间;总线的通信控制:指总线传送过程中双方的时间配合方式。3.6试比较同步通信和异步通信。答:同步通信:指由统一时钟控制的通信,控制方式简单,灵活性差,当系统中各部件工作速度差异较大时,总线工作效率明显下降。适合于速度差别不大的场合。异步通信:指没有统一时钟控制的通信,部件间采用应答方式进行联系,控制方式较同步复杂,灵活性高,当系统中各部件工作速度差异较大时,有利于提高总线工作效率。3.7画图说明异步通信中请求与回答有哪几种互锁关系?答:见P61-62,图3.86。3.8为什么说半同步通信同时保留了同步通信和异步通信的特点?答:半同步通信既能像同步通信那样由统一时钟控制,又能像异步通信那样允许传输时间不一致,因此工作效率介于两者之间。3.14设总线的时钟频率为8MHZ,一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据,试问总线的带宽是多少?解:由于:f=8MHz,T=1/f=1/8M秒,一个总线周期等于一个时钟周期所以:总线带宽=16/(1/8M)=128Mbps3.15在一个32位的总线系统中,总线的时钟频率为66MHZ,假设总线最短传输周期为4个时钟周期,试计算总线的最大数据传输率。若想提高数据传输率,可采取什么措施?解:总线传输周期=4*1/66M秒总线的最大数据传输率=32/(4/66M)=528Mbps若想提高数据传输率,可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数。3.16在异步串行传送系统中,字符格式为:1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符,试求传送的波特率和比特率。解:一帧包含:1+8+1+2=12位故波特率为:(1+8+1+2)*120=1440bps比特率为:8*120=960bps4.1解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、FlashMemory。答:主存:主存储器,用于存放正在执行的程序和数据。CPU可以直接进行随机读写,访问速度较高。辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。Cache:高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。RAM:半导体随机存取存储器,主要用作计算机中的主存。SRAM:静态半导体随机存取存储器。DRAM:动态半导体随机存取存储器。ROM:掩膜式半导体只读存储器。由芯片制造商在制造时写入内容,以后只能读出而不能写入。PROM:可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。EPROM:紫外线擦写可编程只读存储器。需要修改内容时,现将其全部内容擦除,然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。EEPROM:电擦写可编程只读存储器。CDROM:只读型光盘。FlashMemory:闪速存储器。或称快擦型存储器。4.3存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。综合上述两个存储层次的作用,从整个存储系统来看,就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现,即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器,程序员可使用这个比主存实际空间(物理地址空间)大得多的虚拟地址空间(逻辑地址空间)编程,当程序运行时,再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此,这两个层次上的调度或转换操作对于程序员来说都是透明的。4.5什么是存储器的带宽?若存储器的数据总线宽度为32位,存取周期为200ns,则存储器的带宽是多少?解:存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽=1/200ns×32位=160M位/秒=20MB/秒=5M字/秒注意:字长32位,不是16位。(注:1ns=10-9s)4.8试比较静态RAM和动态RAM。4.9什么叫刷新?为什么要刷新?说明刷新有几种方法。解:刷新:对DRAM定期进行的全部重写过程;刷新原因:因电容泄漏而引起的DRAM所存信息的衰减需要及时补充,因此安排了定期刷新操作;常用的刷新方法有三种:集中式、分散式、异步式。集中式:在最大刷新间隔时间内,集中安排一段时间进行刷新,存在CPU访存死时间。4.15设CPU共有16根地址线,8根数据线,并用MREQ(低电平有效)作访存控制信号,W/R作读写命令信号(高电平为读,低电平为写)。现有下列存储芯片:ROM(2K×8位,4K×4位,8K×8位),RAM(1K×4位,2K×8位,4K×8位),及74138译码器和其他门电路(门电路自定)。试从上述规格中选用合适芯片,画出CPU和存储芯片的连接图。要求:(1)最小4K地址为系统程序区,4096~16383地址范围为用户程序区。(2)指出选用的存储芯片类型及数量。(3)详细画出片选逻辑。解:(1)地址空间分配图:系统程序区(ROM共4KB):0000H-0FFFH用户程序区(RAM共12KB):1000H-3FFFH(2)选片:ROM:选择4K×4位芯片2片,位并联RAM:选择4K×8位芯片3片,字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH,RAM3地址范围为:3000H-3FFFH)(3)各芯片二进制地址分配如下:4.29假设CPU执行某段程序时共访问Cache命中4800次,访问主存200次,已知Cache的存取周期为30ns,主存的存取周期为150ns,求Cache的命中率以及Cache-主存系统的平均访问时间和效率,试问该系统的性能提高了多少倍?解:Cache被访问命中率为:4800/(4800+200)=24/25=96%则Cache-主存系统的平均访问时间为:ta=0.96*30ns+(1-0.96)*150ns=34.8nsCache-主存系统的访问效率为:e=tc/ta*100%=30/34.8*100%=86.2%性能为原来的150ns/34.8ns=4.31倍,即提高了3.31倍。4.32设某机主存容量为4MB,Cache容量为16KB,每字块有8个字,每字32位,设计一个四路组相联映射(即Cache每组内共有4个字块)的Cache组织。(1)画出主存地址字段中各段的位数。(2)设Cache的初态为空,CPU依次从主存第0,1,2,…,89号单元读出90个字(主存一次读出一个字),并重复按此次序读8次,问命中率是多少?(3)若Cache的速度是主存的6倍,试问有Cache和无Cache相比,速度约提高多少倍?4.38磁盘组有6片磁盘,最外两侧盘面可以记录,存储区域内径22cm,外径33cm,道密度为40道/cm,内层密度为400位/cm,转速3600转/分,问:(1)共有多少存储面可用?(2)共有多少柱面?(3)盘组总存储容量是多少?(4)数据传输率是多少?解:(1)共有:6×2=12个存储面可用。(2)有效存储区域=(33-22)/2=5.5cm柱面数=40道/cm×5.5=220道(3)内层道周长道容量=400位/cm×69.08cm=3454B面容量=3454B×220道=759,880B盘组总容量=759,880B×12面=9,118,560B(4)转速=3600转/60秒=60转/秒数据传输率=3454B×60转/秒=207,240B/S4.39某磁盘存储器转速为3000转/分,共有4个记录盘面,每毫米5道,每道记录信息12288字节,最小磁道直径为230mm,共有275道,求:(1)磁盘存储器的存储容量。(2)最高位密度(最小磁道的位密度)和最低位密度。(3)磁盘数据传输率。(4)平均等待时间。解:(1)存储容量=275道×12288B/道×4面=13516800B(2)最高位密度=12288B/()=17B/mm=136位/mm(向下取整)最大磁道直径=230mm+2×275道/(5道/mm)=230mm+110mm=340mm最低位密度=12288B11B/mm=92位/mm(向下取整)(3)磁盘数据传输率=12288B×3000转/分=12288B×50转/秒=614400B/s(4)平均等待时间=1s/50/2=10ms5.10什么是I/O接口,与端口有何区别?为什么要设置I/O接口?I/O接口如何分类?解:I/O接口一般指CPU和I/O设备间的连接部件,而端口是指I/O接口内CPU能够访问的寄存器,端口加上相应的控制逻辑即构成I/O接口。I/O接口分类方法很多,主要有:(1)按数据传送方式
本文标题:计算机组成原理期末复习题答案
链接地址:https://www.777doc.com/doc-2044254 .html