计算机组成原理习题第三章

第三章一．填空题1.在多级存储体系中，cache的主要功能是，虚拟存储器的主要功能是。2.SRAM靠存储信息，DRAM靠存储信息。存储器需要定时刷新。3.动态半导体存储器的刷新一般有、和。4.一个512KB的存储器，其地址线和数据线的总和是。5.若RAM芯片里有1024个单元，用单译码方式，地址译码器有条输出线；用双译码方式，地址译码器有条输出线。6.高速缓冲存储器中保存的信息是主存信息的。7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是。8.、和组成三级存储系统，分级的目的是。9.动态半导体存储器的刷新一般有和两种方式，之所以刷新是因为。10.用1K×1位的存储芯片组成容量为64K×8位的存储器，共需片，若将这些芯片分装在几块板上，设每块板的容量为4K×8位，则该存储器所需的地址码总位数是，其中位用于选板，位用于选片，位用于存储芯片的片内地址。11.最基本的数字磁记录方式、、、、、和六种。12.缓存是设在和之间的一种存储器，其速度匹配，其容量与有关。13.Cache是一种存储器，用来解决CPU与主存之间不匹配的问题。现代的Cache可分为和两级，并将和分开设置。14.计算机系统中常用到的存储器有：（1）SRAM，（2）DRAM，（3）Flash，（4）EPROM，（5）硬盘存储器，(6)软盘存储器。其中非易失的存储器有：具有在线能力的有；可以单字节修改的有：可以快速读出的存储器包括。15.反映存储器性能的三个指标是、、和，为了解决这三方面的矛盾，计算机采用体系结构。16.存储器的带宽是指，如果存储周期为TM，存储字长为n位则存储器带宽位，常用的单位是或。为了加大存储器的带宽可采用、和。17.一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。则主存地址中的主存字块标记为位，组地址为位，字块内地址为位。18.在虚拟存储器系统中，CPU根据指令生成的地址是，经过转化后的地址是。二．选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分。A．二者都是顺序存取B．二者都是直接存取C．磁盘是直接存取，磁带是顺序存取D．磁带是直接存取，磁盘是顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为。A．存取时间B．存取周期C．CPU周期D．机器周期3.若存储周期250ns，每次读出16位，则该存储器的数据传送率为。A．4×106B/sB．4MB/sC．8×106B/sD．8MB/s4.用户程序所放的主存空间属于。A．随机存取存储器B．只读存储器C．顺序存取存储器D．直接存取存储器5.以下哪种类型的存储器速度最快。A．DRAMB．ROMC．EPROMD．SRAM6.下述说法中正确的是。A．半导体RAM信息可读可写，且断电后仍能保持记忆B．动态RAM是易失性RAM，而静态RAM中的存储信息是不易失C．半导体RAM是易失性RAM，但只要电源不断电所存信息是不丢失的D．半导体RAM是非易失性的RAM7.若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为。A．12345678B．78563412C．87654321D．341278568.在对破坏性读出的存储器进行读写操作时，为持续原存信息不变，必须辅以的操作是。A．刷新B．再生C．写保护D．主存校验9．SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数为。A．16B．17C．20D．2110.存储器容量为32K×16，则。A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根11.某计算机字长为32位，存储器容量为4MB，按字编址，其寻址范围是0到。A．220-1B．221-1C．223-1D．224-112.设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是。A．224B．223C．222D．22113.下列说法正确的是。A．EPROM是可改写的，因而也是随机存储器的一种B．EPROM是可改写的，但它不能用作为随机存储器用C．EPROM只能改写一次，故不能作为随机存储器用D．EPROM是只能改写一次的只读存储器14.存储器采用部分译码法片选时。A．不需要地址译码器B．不能充分利用存储器空间C．会产生地址重叠D．CPU的地址线全参与译码15.双端口存储器发生读写冲突的情况是。A．左端口与右端口地址码不同B．左端口与右端口地址码相同C．左端口与右端口数据码相同D．左端口与右端口数据码不同16.如果一个存储单元被访问，则可能这个存储单元会很快的再次被访问，这称为。A．时间局部性B．空间局部性C．程序局部性D．数据局部性17.在主存和CPU之间增加高速缓冲存储器的目的是。A．解决CPU和主存之间的速度匹配问题B．扩大主存容量C．扩大CPU通用寄存器的数目D．既扩大主存容量又扩大CPU中通用寄存器的数量18.在程序的执行过程中，cache与主存的地址映射是由。A．操作系统来管理的B．程序员调度的C．由硬件自动完成的D．由软硬件共同完成的19.容量为64块的cache采用组相连映射方式，字块大小为128个字，每4块为一组。若主存4096块，且以字编址，那么主存地址和主存标记的位数分别为。A．16，6B．17，6C．18，8D．19，820.采用虚拟存储器的目的是。A．提高主存的速度B．扩大辅存的存取空间C．扩大主存的寻址空间D．扩大存储器的寻址空间21.下列关于虚拟存储器的论述中，正确的是。A．对应用程序员透明，对系统程序员不透明B．对应用程序员不透明，对系统程序员透明C．对应用程序员、系统程序员都不透明D．对应用程序员、系统程序员都透明22.在虚拟存储器中，辅存的编址方式是。A．按信息块编址B．按字编址C．按字节编址D．按位编址23.虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是。A．快表与慢表都存储在主存中，但快表比慢表容量小B．快表采用了优化的搜索算法，因此查找速度快C．快表比慢表的命中率高，因此快表可以得到更多的搜索结果D．快表采用快速存储器件组成，按查找内容访问，因此比慢表查找速度快24.存取周期是指。A．存储器的写入时间B．存储器进行连续写操作允许的最短间隔时间C．存储器进行连续读或写操作所允许的最短间隔时间25.某计算机字长是16位，它的存储容量是1MB，按字编址它的寻址范围是。A．512KB．1MC．512KB26.某一RAM芯片，其容量为512×8位，除电源和接地端外该芯片引出线的最少数目是。A．21B．17C．1927.在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分，。A．两者都是串行存取B．磁盘是部分串行存取，磁带是串行存取C．磁带是部分串行存取，磁盘是串行存取28.磁盘存储器的等待时间通常是指。A．磁盘旋转一周所需的时间B．磁盘旋转半周所需的时间C．磁盘三分之二周所需的时间29.相联存储器与传统的存储器的主要区别是前者又叫按寻址的存储器A．地址B．内容C．堆栈30.一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，在下述说法中是正确的。A．在200ns内，存储器能向CPU提供256位二进制信息B．在200ns内，存储器能向CPU提供128位二进制信息C．在50ns内，每个模块能向CPU提供32位二进制信息31.在程序的执行过程中，Cache与主存的地址映射是由。A．操作系统来管理的B．程序员调度的C．由硬件自动完成的32.常用虚拟存储器寻址系统由两级存储器组成。A．主存—辅存B．Cache—主存C．Cache—辅存33.设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是。A．16MBB．16MC．32M34.在下列因素中，与Cache的命中率无关的是。A．Cache块的大小B．Cache的容量C．主存的存取时间35.若磁盘的转速提高一倍，则。A．平均等待时间和数据传送时间减半B．平均定位时间不变C．平均寻道时间减半36.Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作。A．直接映像B．全相联映像C．组相联映像37.Cache的地址映像中比较多的采用“按内容寻址”的相联存储器来实现。A．直接映像B．全相联映像C．组相联映像38.下列器件中存取速度最快的是。A．CacheB．主存C．寄存器三．问答题1.DRAM存储器为什么要刷新？采用何种方式刷新？2.存储器系统的层次结构可以解决什么问题？实现存储器层次结构的先决条件是什么？用什么来度量？3.试比较主存、辅存、缓存、控存、虚存。4.存储器的主要功能是什么？如何衡量存储器的性能？为什么要把存储系统分成若干不同的层次？主要有哪些层次。5.什么是刷新？刷新有几种方式？简要说明之。6.提高访存速度可采取哪些措施？简要说明之。7.试比较Cache管理中各种地址映像的方法。8.在Cache管理中，当新的主存块需要调入Cache时，有几种替换算法？各有何特点？哪种平均命中率高？四．设计题1.某存储器容量为4KB，其中ROM2KB,选用EPROM2K×8;RAM2KB,选用RAM1K×8;地址线A15~A0。写出全部片选信息的逻辑式。2.要求用128K×16的SRAM芯片组成512K×16的随机存储器，用64K×16的EPROM的芯片组成128K×16的只读存储器。试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）两种芯片各需多少片？（4）若EPROM的地址从00000H开始，RAM的地址从60000H开始，写出各芯片的地址分配情况。3.已知地址总线A15~A0，其中A0是最低位。用ROM芯片（4K×4）和RAM芯片（2K×8）组成一个半导体存储器，按字节编址。该存储器ROM区的容量为16KB，RAM的容量为10KB。（1）组成该存储器需用多少块ROM芯片和RAM芯片？（2）该存储器一共需要多少根地址总线？ROM芯片、RAM芯片各需连入哪几根地址线？（3）需设置多少个片选信号，分别写出各片选信号的逻辑式。4.CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns。求：cache—主存系统的命中率、平均访问时间和效率。5.在虚拟地址和物理地址均为32位、页大小为4KB的某种体系结构中，假定存在如表3—1所示的地址映像关系，问：对应于下列虚拟地址的物理地址分别是什么？（1）22433007H；（2）13385ABCH；（3）ABC89011H。表3-1地址映像虚页号实页号ABC89H97887H13385H99910H22433H00001H54483H1A8C2H6.某机CPU可寻址的最大存储空间为64KB，存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制器信号为RD。目前系统中使用的存储器容量为8KB，其中：4KB为ROM，拟采用容量为2K×8的ROM芯片，其地址范围为0000H~0FFFH。4KB为RAM，拟采用4K×2的RAM芯片，其地址范围为4000H~4FFFH。（1）需RAM和ROM芯片各多少片？（2）画出CPU与存储器之间的连接图（译码器自定）。7.某机CPU可输出数据线8条（D7~D0），地址线20条（A19~A0），控制线1条（WE）。目前使用的存储空间为48KB，其中：16KB为ROM，拟用8K×8位的ROM芯片；32KB为RAM，拟用16K×4的RAM芯片。（1）需要两种芯片各多少片？（2）画出CPU与存储器之间的连线图（译码器自定）。（3）写出ROM和RAM的地址范围。8.设CPU有16根地址线，8根数据线，并用MREQ做访存控制信号，用R/W作为读写命令信号。自选各类存储芯片，画出CPU与存储芯片的连接图。要求：（1）上面的8KB是系统程序区，与其相邻的8K