计算机组成原理复习题及答案

第3章6、二进制左移一位，则数值_a____；二进制右移一位，则数值__b_____。a)增大一倍b)减小一倍c)增大10倍b)减小10倍7、8位二进制无符号定点整数能表示的数值范围是d，8位二进制补码定点整数能表示的数值范围是a。a)-128~127b)–127~127c)0~127d)0~255e)0~2568、8位原码能表示的数据个数是c；8位补码能表示的数据个数是d。a)127b)128c)255d)256第4章1DRAM地址分两次输入（行选通RAS、列选通CAS）的目的是_b________。a)缩短读/写时间b)减少芯片引出端线数c)刷新第5章9在指令系统中采用b寻址方式的指令其长度最短。a)立即数b)寄存器c)直接d)变址10、一条指令字长16位，存储器按字节编址，在读取一条指令后，PC的值自动加__b____。a)1b)2c)4d)-111、某计算机存储器按字（16位）编址，每取出一条指令后PC值自动+1，说明其指令长度是___b_____。a)1个字节b)2个字节c)4个字节第6章7、在取指令操作完成之后，PC中存放的是c。a）当前指令的地址b）下一条实际执行的指令地址c）下一条顺序执行的指令地址PC+1d）对于微程序控制计算机，存放的是该条指令的微程序入口地址。8、控制存储器用来存放__d_____。a)机器指令和数据b)微程序和数据c)机器指令和微程序d)微程序第8章3、在大多数磁盘存储器中，以下正确的是_b__。a)各个磁道的位密度相等b)内圈磁道的位密度较大c)外圈磁道的位密度较大c)磁盘读写信息的最小单位是字节4大多数情况下，对于磁盘，以下叙述正确的是__d___。a)依靠磁盘的旋转定位磁道b)依靠磁臂的移动定位扇区c)外圈磁道与内圈磁道的容量不同d)访问磁道的地址用盘面号、磁道号和扇区号来表示。扇区是最小访问单元。第10章4、指令执行结果出现异常引起的中断是__a___中断；键盘发出的中断是___b_____。a)内部b)外部c)软件5、键盘输入输出适用于采用__b___。a)程序查询b)程序中断或字节多路通道c)DMAd)选择通道6、在多重中断情况下，CPU现场信息可保存在__c___中。a)通用寄存器b)控制存储器c)堆栈d)外设接口7、以下叙述中正确的是__a_____。a)中断方式一般用于处理随机出现的服务请求b)外部设备发出中断应立即得到CPU的响应c)中断方式可用于CPU向外部设备的请求d)DMA也可用于在主存与主存之间传送数据8、磁盘设备适宜于连接到__c___通道。a)字节多路通道或数据组多路通道b)字节多路通道或选择通道c)数组多路通道或选择通道d)任一种9、通道处理机不具备_d____功能。a)程序控制b)中断c)DMAd)数据运算10、在外设接口中，控制器的作用是_a___；状态寄存器的作用是__c_____。a)存放CPU给外设的操作命令b)存放外设给CPU的操作命令c)存放外设的工作状态d)存放CPU的工作状态11、在以下的叙述中，不正确的是_d___。a)在总线中，缩短总线长度有利于提高总线数据传输速度b)在系统总线中，通常一个总线工作周期是先传送地址，后传输数据c)在总线接口中，设备地址选择器的作用是判断CPU送来的地址是否是本接口的地址d)总线的同步通信方式运用于速度差异较大的部件之间的通信第3章数据编码和运算方法1、数据1.0000，表示原码时其真值为_-0_____，表示补码时其真值为__-1____，表示反码时其真值为__-0.1111___。2、[X]补=0.1010，[X]反=0.1010，[X]补=1.1010，[X]反=1.1010，其原码分别为0.1010、0.1010、1.0110和1.0101（按顺序回答）3、已知[X]补=11101，[X/2]补=11110(不舍入)，[2X]补=11010。4、数据01101101的奇校验位为_0____，偶校验位为__1____。5、了进行算术运算，运算部件中至少要有___3_____个寄存器。其中存放乘数和上商的寄存器要有______移位___功能，加法器向存放部分积（或余数）的寄存器传送数据。要具有____直送__、____向左斜送___和____向右斜送____功能。否则存放部分积（或余数）的寄存器要有____移位____功能，采用斜送方法比移位方法更节省___时间___，因为它在传送时就完成了移位操作。第4章主存储器1、半导体随机存储器可分为_SRAM_和__DRAM__两种。2、启动一次存储器读/写操作到完成读/写操作的时间称为_读写时间___。连续启动两次读/写操作所需的最小时间间隔称为_存储周期______。3、DRAM为保持其信息需要定时进行刷新。刷新方式有集中式和分散式（或分布式）。4、设某存储器的容量是M*N位，采用L*K位存储器芯片，该存储器所需的芯片数为_M/L*N/K__________。5、某计算机指令地址长度为32位，主存储器容量为128MB，则可访问主存的地址长度为27位，可访问的地址范围为0到128M。第5章指令系统1、一般机器指令由操作碼和地址碼组成。2、指令的地址码字段存放的内容及其编码方式称为操作数据的寻找方式。3、在单地址运算指令（例如加法指令）中，一个操作数由地址码给出，另一个操作数在累加器中，运算结果存入累加器。4、操作数在主存储器中，存储器地址直接在指令中给出，这是直接寻址方式。操作数的地址在主存储器中，这是间接寻址方式。操作数的地址在寄存器中，这是寄存器间接寻址方式。5、操作数地址为程序计数器的内容加上偏移量，该偏移量由指令的地址码给出，这是相对寻址方式。6、设相对转移指令占两个字节，第1个字节为操作码，第2个字节是相对偏移量（用补码表示），设该指令的地址为2003H（按字节编址），要求转移到2008H，该指令的相对位移量为00000011（或00000101）（用二进制表示）。若指令的地址为2008H，要求转移到2001H，相对位移量为11110111（或11111001）（二进制表示）。7、某一个自底向上生成的存储器堆栈，堆栈指针是SP，在数据进入堆栈时，先进行SP-2→SP操作，然后进行进栈操作；数据推出堆栈时，先进行出栈操作，然后进行SP+2→SP操作。已知数据字长为2字节，存储器按字节编址。8、Load功能是将数据从___存储器______传送到__寄存器________；store指令的功能是将数据从___寄存器_________传送到__存储器________。第6章中央处理器1、控制器中必有的两个寄存器是程序计数器PC和指令寄存器IR。2、在非流水线计算机中，一个指令周期是由若干个机器周期组成的。一个机器周期可以等于一个或多个时钟周期。时钟频率一般称为主频。3、完成一条指令的一系列微指令的有序集合称为微程序。4、微指令分两个字段，它们是控制字段和下址字段。5、在硬连线控制器中，控制信号形成电路根据指令译码信息、机器周期Ti、和条件状态信息产生控制信号。6、连接CPU和存储器的信号线按功能划分有地址线、数据线和控制线。第7章存储系统1、三级存储器系统是cache、主存储器和辅助存储器。2、对cache进行读写时，需将主存地址变换成cache地址，这种变换过程称为地址映像。3、访问主存的指令和数据存在于cache中称为命中。命中的次数与访存次数之比称为命中率。4、如果cache的容量是256块，采用直接映像，主存中的第i块映像到cache的第i(mod256)块。5、cache与主存的地址映像有直接映像、全相联映像和组相联映像。6、一个组相联映像的cache，有64个页面，每组4个页面，主存共有4096个页面，每个页面64个字，因而在主存地址中，应有标记字段8位，组地址字段4位，页面字段2位，主存地址总长度20位（按字编址）。注:页面即本章所讲述的“块”。7、存储器的管理方式有段式、页式和段页式。其中页的长度是固定的，段的长度是可变的。8、在cache组相联存储器中，假设c’为组字段长度，r为块字段长度。当r=0时，则成为直接地址映像，当c’=0时，则成为全相联地址映像。9、以下叙述正确的是__c_和__e______。a)主存的存取速度可以与CPU匹配b)主存由RAM构成，不包括ROMc)辅存中的程序调入主存后才能运行d)如果指令的地址码为24位，那么主存容量必是16MBe)汇编语言程序设计需要了解计算机的硬件结构10、采用cache、内存分页段管理和虚拟存储器技术时，在执行程序过程中都有地址映射问题。对于cache一般是从___c_____映射成___d______；对于内存分页分段管理，从___e_______映射成___c________；对于虚拟存储器是从__f(e)______映射成___c________。a)绝对地址b)相对地址c)物理地址d)cache地址e)逻辑地址f)虚拟地址g)程序地址第8章辅助存储器1、在磁盘存储器的速度指标中，平均等待时间和数据传输率与磁盘的旋转速度有关。2、存储器按读写方式可分为随机存取、直接存取和顺序存取3种，半导体存储器、磁盘存储器、磁带存储器3种存储器分别依次属于上述3种方式。第10章I/O系统12、外设地址有两种表示法：一种是_统一编址___，是利用_访存___指令进行输入输出操作的；另一种是_独立编址_______，它是利用_I/O_指令进行输入输出操作的。13、通道的类型有字节多路__通道、_数组多路____通道和__选择____通道。4.13通用微机是否可采用Flashmemory作为主存？答：不能。闪存并不能支持原位更新,向闪存中写入一条数据对这个数据块先执行擦除操作后,这个页中的原有数据也需要重写到这个块中,所以擦除操作所消耗的时间要远远大于写操作所要执行的时间。6.15设有主频为16MHz的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。问：(1)存储器为“0等待”，求出机器速度。(2)假如每两个机器周期中有一个是访存周期，需插入1个时钟周期的等待时间，求机器速度。(“0等待”表示存储器可在一个机器周期完成读/写操作，因此不需要插入等待时间)答：(1)机器速度＝主频/平均每条指令占的时钟脉冲数＝16/(2*2)=4MIPS(2)机器速度＝16/(2+2+1)=3.2MIPS7.3设某流水线计算机有一个指令和数据合一的cache，已知cache的读／写时间为10ns，主存的读／写时间为100ns，取指的命中率为98%，数据的命中率为95%，在执行程序时，约有1/5指令需要存／取一个操作数，为简化起见，假设指令流水线在任何时候都不阻塞。问设置cache后，与无cache比较，计算机的运算速度可提高多少倍?答：1）有cache的情况：平均访存时间=平均取指时间+平均取数时间=(98%*10ns+(1-98%)*(10ns+100ns))+(95%*10ns+(1-95%)*(10ns+100ns))/5=12ns+3ns=15ns2）无cache的情况平均访存时间=平均取指时间+平均取数时间=100*1+100*1/5=120ns3)速度提高倍数=120ns/15ns=8倍7.5设某计算机的cache采用4路组相联映像，已知cache容量为16KB，主存容量为2MB，每个字块有8个字，每个字有32位。请回答：(1)主存地址多少位(按字节编址)，各字段如何划分(各需多少位)?(2)设cache起始为空，CPU从主存单元0，1，…，100。依次读出101个字(主存一次读出一个字)，并重复按此次序数读11次，问命中率为多少?若cache速度是主存的5倍，问采用cache与无cache比较速度提高多少倍?答：（1）主存地址位数：2MB＝221B，即21位。块内地址b：每个字块8个字，即3位，每个字32位即4个字节，需2位地址。块号r：每组4路，需2位地址。组号c’：cache分成的组数为：16MB/(4*(8*32/8)B)=27。即需要7位组号