计算机组成原理试卷3

计算机组成原理试题3一、选择题（共20分，每题1分）1．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是______。A．直接、立即、间接；B．直接、间接、立即；C．立即、直接、间接；D．立即、间接、直接。2．存放欲执行指令的寄存器是______。A．MAR；B．PC；C．MDR；D．IR。3．在独立请求方式下，若有N个设备，则______。A．有一个总线请求信号和一个总线响应信号；B．有N个总线请求信号和N个总线响应信号；C．有一个总线请求信号和N个总线响应信号；D．有N个总线请求信号和一个总线响应信号。4．下述说法中______是正确的。A．半导体RAM信息可读可写，且断电后仍能保持记忆；B．半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；C．半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。5．DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作______。A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。6．计算机中表示地址时，采用______。A．原码；B．补码；C．反码；D．无符号数。7．采用变址寻址可扩大寻址范围，且______。A．变址寄存器内容由用户确定，在程序执行过程中不可变；B．变址寄存器内容由操作系统确定，在程序执行过程中可变；C．变址寄存器内容由用户确定，在程序执行过程中可变；D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；8．由编译程序将多条指令组合成一条指令，这种技术称做_______。A．超标量技术；B．超流水线技术；C．超长指令字技术；D．超字长。9．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用______控制方式。A．延长机器周期内节拍数的；B．异步；C．中央与局部控制相结合的；D．同步；10．微程序放在______中。A．存储器控制器；B．控制存储器；C．主存储器；D．Cache。11．在CPU的寄存器中，______对用户是完全透明的。A．程序计数器；B．指令寄存器；C．状态寄存器；D．通用寄存器。12．运算器由许多部件组成，其核心部分是______。A．数据总线；B．算术逻辑运算单元；C．累加寄存器；D．多路开关。13．DMA接口______。A．可以用于主存与主存之间的数据交换；B．内有中断机制；C．内有中断机制，可以处理异常情况；D．内无中断机制14．CPU响应中断的时间是______。A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。15．直接寻址的无条件转移指令功能是将指令中的地址码送入______。A．PC；B．地址寄存器；C．累加器；D．ALU。16．三种集中式总线控制中，______方式对电路故障最敏感。A．链式查询；B．计数器定时查询；C．独立请求；D．以上都不对。17．一个16K×32位的存储器，其地址线和数据线的总和是______。A．48；B．46；C．36；D．32．18．以下叙述中错误的是______。A．指令周期的第一个操作是取指令；B．为了进行取指令操作，控制器需要得到相应的指令；C．取指令操作是控制器自动进行的；D．指令第一字节含操作码。19．主存和CPU之间增加高速缓冲存储器的目的是______。A．解决CPU和主存之间的速度匹配问题；B．扩大主存容量；C．既扩大主存容量，又提高了存取速度；D．扩大辅存容量。20．以下叙述______是错误的。A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；B．DMA和CPU必须分时使用总线；C．DMA的数据传送不需CPU控制；D．DMA中有中断机制。二、填空（共20分，每空1分）1．设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是A，非零最小正数真值是B，绝对值最大的负数真值是C，绝对值最小的负数真值是D（均用十进制表示）。2．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供A，指令提供B；而在变址寻址中，变址寄存器提供C，指令提供D。3．影响流水线性能的因素主要反映在A和B两个方面。4．运算器的技术指标一般用A和B表示。5．缓存是设在A和B之间的一种存储器，其速度C匹配，其容量与D有关。6．CPU响应中断时要保护现场，包括对A和B的保护，前者通过C实现，后者可通过D实现。三、名词解释(共10分，每题2分)1．微程序控制2．存储器带宽3．RISC4．中断隐指令及功能5．机器字长四、计算题（5分）已知：两浮点数x=0.1101×210，y=0.1011×201求：x+y五、简答题（共20分）1．完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。（4分）2．除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。（6分）3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。（5分）中断源屏蔽字01234L0L1L2L3L44．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。六、问答题（共15分）1．假设CPU在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。（8分）2．画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（7分）七、设计题（10分）设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LS138译码器和各种门电路，如图所示。画出CPU与存储器的连接图，要求Y0…Y7为变量输出端Y7G1G2AG2BCBAY6Y074138译码器G1,G2A,G2B,为控制端C,B,A为变量输入端1&&（1）主存地址空间分配：6000H～67FFH为系统程序区；6800H～6BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑图。计算机组成原理试题3的答案一、选择题（共20分，每题1分）1．C2．D3．B4．C5．B6．D7．C8．C9．C10．B11．B12．B13．B14．C15．A16．A17．B18．B19．A20．A二、填空（共20分，每空1分）1．A．231(1-2－17)B．2－33C．-231D．2－31(-2－1-2－17)2．A．基地址B．偏移量C．偏移量D．基地址3．A．访存冲突B．相关问题4．A．机器字长B．运算速度5．A．CPUB．主存C．与CPU速度D．缓存中数据的命中率6．A．PC内容B．寄存器内容C．硬件自动（或中断隐指令）D．软件编程三、名词解释(共10分，每题2分)1．微程序控制答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。2．存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。3．RISC答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。4．中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。5．机器字长答：CPU一次能处理的数据位数，它与CPU中寄存器的位数有关。四、（共5分）计算题答：x、y在机器中以补码表示为（1分）[x]补=00,10;00.1101[y]补=00,01;00.1011①对阶（2分）[△j]补=[jx]补-[jy]补=00,10+11,11=00,01即△j=1，表示y的阶码比x的阶码小1，因此将y的尾数向右移1位，阶码相应加1,即补][y=00,10;00.0101这时补][y的阶码与[x]补的阶码相等，阶差为0，表示对阶完毕。②求和（2分）00.1101+11.010101.0010补y][S补x][S补yx]S[S即[x+y]补=00,10;01.0010③右规（1分）运算结果两符号位不等，表示尾数之和绝对值大于1，需右规，即将尾数之和向右移1位，阶码加1，故得[x+y]补=00,11;00.1001则x+y=0.1001×211五、简答题（共20分）1．（4分）答：总线在完成一次传输周期时，可分为四个阶段：申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；（1分）寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；（1分）传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；（1分）结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。（1分）2．（6分，每写出一种给1分，最多6分）答：针对存储器，采用高速芯片针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用多体并行结构提高整机的速度；针对控制器，可以通过指令流水设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；针对I/O系统，可以运用DMA技术不中断现行程序，提高CPU的效率。3．（5分）答：（每写对一个屏蔽字1分）设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字01234L0L1L2L3L411000010001110111111110014．（5分）答：（1）一地址指令格式为（1分）OPMAOP操作码字段，共7位，可反映120种操作；M寻址方式特征字段，共2位，可反映4种寻址方式；A形式地址字段，共16–7–2=7位（1分）（2）直接寻址的最大范围为27=128（1分）（3）由于存储字长为16位，故一次间址的寻址范围为216=65536（1分）（4）相对寻址的位移量为–64~+63（1分）六、（共15分）问答题1．（8分）答：假设进栈操作是先修改堆栈指针后存数，则出栈操作是先读数后修改堆栈指针。（1）完成中断返回指令组合逻辑控制的微操作命令及节拍安排（4分）取指阶段T0PC→MAR，1→RT1M(MAR)→MDR，(PC)+1→PCT2MDR→IR，OP(IR)→ID执行阶段T0SP→MAR，1→RT1M(MAR)→MDRT2MDR→PC，(SP)+1→SP（2）完成中断返回指令微程序控制的微操作命令及节拍安排（4分）取指阶段T0PC→MAR，1→RT1Ad(CMDR)→CMART2M(MAR)→MDR，(PC)+1→PCT3Ad(CMDR)→CMART4MDR→IRT5OP(IR)→微地址形成部件→CMAR执行阶段T0SP→MAR，1→RT1Ad(CMDR)→CMART2M(MAR)→MDRT3Ad(CMDR)→CMART4MDR→PC，(SP)+1→SPT5Ad(CMDR)→CMAR2．（7分）答：DMA方式接口电路的基本组成框图如下：（3分）以数据输入为例，具体操作如下：（4分）①从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向字符