第4章存储系统.

CS&TInformationCourseBeyondTechnology计算机组成原理大连东软信息学院精品课程CS&TInformationCourse第4章存储系统CS&TInformationCourse本章线索CS&TInformationCourse存储系统的位置和作用？•位置•作用：存储程序和数据。CS&TInformationCourse4.1存储系统概述——存储器的分类•市面上常见的存储器件有哪些？CS&TInformationCourse4.1存储系统概述——存储器的分类CS&TInformationCourse4.1存储系统概述——存储系统的主要性能指标•主存储器的主要性能指标——容量和速度表示容量的常用符号？CS&TInformationCourse4.1存储系统概述——存储系统的主要性能指标•辅助存储器的主要性能指标CS&TInformationCourse4.1存储系统概述——存储系统的层次结构•存储系统的发展趋势？•大容量、低成本、高速度辅存主存/cacheCS&TInformationCourse4.1存储系统概述——存储系统的层次结构•二级存储结构•三级存储结构主存储器辅助存储器辅助软硬件CPU主存储器辅助存储器辅助软硬件CPU高速缓冲存储器辅助硬件CS&TInformationCourse4.2主存储器系统——半导体只读存储器•掩模式只读存储器（ROM）•可编程只读存储器PROM（ProgrammableROM）•可擦除可编程只读存储器EPROM（ErasiblePROM）•电可擦可编程只读存储器E2PROM（ElectricallyEPROM）•闪速存储器（FlashMemory）CS&TInformationCourse4.2主存储器系统——半导体随机读写存储器•静态随机读写存储器–六管静态存储元VccABT3T4T5T6T1T2T7T8Y选择线I/OI/ODDX选择线CS&TInformationCourse4.2主存储器系统——半导体随机读写存储器•静态随机读写存储器–静态随机读写存储芯片举例——HM6264CS&TInformationCourse4.2主存储器系统——半导体随机读写存储器•动态随机读写存储器四管动态存储元单管动态存储元ABT5T6T1T2T7T8Y选择线I/OI/ODDT9T10X选择线预充预充C1C2CDCDED字选择线位线T1CCS&TInformationCourse4.2主存储器系统——半导体随机读写存储器•静态随机读取存储器SRAM（StaticRAM）•优点：不需要刷新，简化了外部电路。•缺点：包含管子数目多，功耗较大。•动态随机读取存储器DRAM（DynamicRAM）•优点：集成度高，功耗低，适于构成大容量的存储器。•缺点：需增加刷新电路。CS&TInformationCourse4.2主存储器系统——微型计算机中的半导体存储器实例•基本输入输出系统（BIOS——BasicInput/OutputSystem）：ROM实例•内存条：RAM实例•笔记本电脑密码存储芯片SDRAM内存条CS&TInformationCourse4.3辅助存储系统——磁介质存储器•特点：存储容量大，位成本低，信息保存时间长，读出时不需要再生。–磁盘存储器•特点：可随机存取，访问速度快。–磁带存储器•特点：只能顺序存取，访问速度慢，主要用于脱机存储。CS&TInformationCourse4.3辅助存储系统——磁介质存储器•磁介质存储元的存储原理运动方向磁层磁载体磁头铁心读线圈写线圈SNNSCS&TInformationCourse4.3辅助存储系统——磁介质存储器•硬磁盘的工作原理0磁道末磁道扇区段CS&TInformationCourse4.3辅助存储系统——光介质存储器•特点：记录密度大，存储容量大，没有磨损，可长期保存信息，误码率低。–只读型（CD-ROM）光盘：形变型记录方式–追记型（CD-R）光盘：形变型记录方式–可改写型光盘：磁光型、相变型记录方式CS&TInformationCourse4.3辅助存储系统——电子介质存储器•特点：体积小、可靠性高、非易失性存储器。–USB闪存盘•以闪存芯片为存储介质•无需驱动器•由USB端口、主控芯片、FLASH闪存、PCB底板和外壳构成CS&TInformationCourse存储系统概述小结•存储系统的层次结构•存储系统分类CS&TInformationCourse4.4主存储器的扩展与组织——主存储器与CPU的连接•主存与CPU之间的硬连接CPU主存k位n位2位地址总线数据总线控制总线MDRMARMFCCS&TInformationCourse4.4主存储器的扩展与组织——主存储器与CPU的连接•主存与CPU之间的硬连接–三组连线•地址总线（AB）•数据总线（DB）•控制总线（CB）–两个寄存器•存储器地址寄存器（MAR）：接受指令地址或操作数地址•存储器数据寄存器（MDR）：向主存写入数据或从主存读出数据的缓冲部件CS&TInformationCourse4.4主存储器的扩展与组织——主存储器与CPU的连接•CPU对主存的基本操作–读操作：是指从CPU送来的地址所指定的存储单元中取出信息，再送给CPU，操作过程为：•Address→MAR→ABCPU将地址信号送至地址总线•ReadCPU发读命令•WaitforMFC等待存储器工作完成信号•Data→DB→MDR读出信息经数据总线送至CP–写操作：将要写入的信息存入CPU所指定的存储单元中，操作过程为：•Address→MAR→ABCPU将地址信号送至地址总线•Data→MDR→DBCPU将要写入的数据送至数据总线•WriteCPU发写信号•WaitforMFC等待存储器工作完成信号CS&TInformationCourse4.4主存储器的扩展与组织——主存储器的扩展•例1：主存储器的总容量为16K×8（位），而选用的存储器芯片为16K×2（位）–步骤：1.选择扩展方式：位扩展2.选择芯片个数：4片3.地址线选择：A0~A13（来自CPU）4.片选信号选择：CS（来自CPU）5.数据信号选择：D0~D7（来自CPU）CS&TInformationCourse4.4主存储器的扩展与组织——主存储器的扩展216KCS0AWE1D0D……CS0AWE1D0D……CS0AWE1D0D……CS0AWE1D0D……12A13A0A…CSWE0D1D2D3D4D5D6D7D12A13A12A13A12A13A12A13A216K216K216K0CS片选信号低电平有效四个芯片同时工作数据同时进入四个芯片的统一地址访问四个芯片的同一地址同时访问四个芯片的D1，D0位，即一次读写8位，完成位扩展CS&TInformationCourse28位扩展•要点：•（1）芯片的地址线A、读写控制信号WE#、片选信号CS#分别连在一起；•（2）芯片的数据线D分别对应于所搭建的存储器的高若干位和低若干位。CS&TInformationCourse4.4主存储器的扩展与组织——主存储器的扩展•例2：主存储器的总容量为64K×8（位），而选用的存储器芯片为HM6264–步骤：1.选择扩展方式：字扩展2.选择芯片个数：8片3.地址线选择：A0~A12（来自CPU）4.片选信号选择：A13~A15（来自CPU）5.数据信号选择：D0~D7（来自CPU）CS&TInformationCourse4.4主存储器的扩展与组织——主存储器的扩展131415AAA74LS13801234567YYYYYYYYCBA12GG+5VRDWRHM6264①HM6264②HM6264③HM6264④HM6264⑤HM6264⑥HM6264⑦HM6264⑧21CSCS21CSCS21CSCS21CSCS21CSCS21CSCS21CSCS21CSCSCPU01112AAA…WE18/~/OIOIOEWE18/~/OIOIOEWE18/~/OIOIOEWE18/~/OIOIOEWE18/~/OIOIOEWE18/~/OIOIOEWE18/~/OIOIOEWE18/~/OIOIOE01112AAA…01112AAA…01112AAA…01112AAA…01112AAA…01112AAA…01112AAA…012~AA07~DD1383-8译码器001Y4=0片选信号CS低电平有效，该片内容可访问其余片CS引脚为高电平，不工作CS&TInformationCourse31字扩展•要点：•（1）芯片的数据线D、读写控制信号WE#分别连在一起;•（2）存储器地址线A的低若干位连接各芯片的地址线;•（3）存储器地址线A的高若干位作用于各芯片的片选信号CS#。CS&TInformationCourse4.4主存储器的扩展与组织——主存储器的扩展•例3：主存储器的总容量为64K×8（位），而选用的存储器芯片为16K×2（位），–步骤：1.选择扩展方式：字位同时扩展2.选择芯片个数：16片3.地址线选择：A0~A13（来自CPU）4.片选信号选择：A14~A15（来自CPU）5.数据信号选择：D0~D1（来自CPU）CS&TInformationCourse216?KCS0AWE……CS13A12A0AWE……CS0AWE……CS0AWE……15A14A0A…WE13A12A13A12A13A12A13A12A2:4译码器216?K216?K216?K1D0D1D0D1D0D1D0D216?KCS0AWE……CS13A12A0AWE……CS0AWE……CS0AWE……13A12A13A12A13A12A216K216?K216?K1D0D1D0D1D0D1D0D216?KCS0AWE……CS13A12A0AWE……CS0AWE……CS0AWE……13A12A13A12A13A12A216?K216?K216?K1D0D1D0D1D0D1D0D216?KCS0AWE……CS13A12A0AWE……CS0AWE……CS0AWE……13A12A13A12A13A12A216?K216?K216?K1D0D1D0D1D0D1D0D0D1D2D3D4D5D6D7D0123YYYY12345678910111213141516低电平时，一组内的四个芯片并行有效010只选中该组芯片0000根据地址线及片选信号使一组芯片同一地址内容被并行访问位的扩展字扩展，扩展出4组CS&TInformationCourse343、字位扩展•需扩展的存储器容量为M×N位,已有芯片的容量为L×K位(LM,KN)MNLK××用M/L组芯片进行字扩展;每组内有N/K个芯片进行位扩展。CS&TInformationCourse4.4主存储器的扩展与组织——主存储器的扩展•几种扩展方式的比较CS&TInformationCourse4.4主存储器的扩展与组织——主存储器的组织•两个关键问题–确定主存的地址分配–选择芯片的片选信号CS&TInformationCourse4.4主存储器的扩展与组织——主存储器的组织•全译码方式：选片地址部分全部参加译码，一般用于实际使用的存储空间与CPU可访问的存储空间相同或者对实际空间的地址范围有严格要求的情况。此时地址范围唯一确定。•部分译码方式：指采用除片内寻址外的高位地址的一部分来产生译码信号，一般用于当实际使用的存储空间比CPU可访问的最大存储空间小而且对其地址范围没有严格要求的情况。存在有地址重叠问题。•注意：CPU提供多少位地址码，就应该用多少位地址码来编址。CS&TInformationCourse4.4主存储器的扩展与组织——主存储器的组织•例4：主存储器的总容量为64K×8（位），而选用的存储器芯片为HM6264，假设CPU地址总线为16位–步骤：1.选择扩展方式：字扩展2.选择芯片个数：8片3.地址线选择：A0~A12（来自CPU）4.片选信号选择：A13~A15（来自CPU）5.数据信号选择：D0