第5章存储体系和结构02.

计算机组成原理第5章5.1存储系统的组成5.2主存储器的组织5.3半导体随机存储器和只读存储器5.4主存储器的连接与控制5.5提高主存读写速度的技术5.6多体交叉存储技术5.7高速缓冲存储器5.8虚拟存储器计算机组成原理5.3半导体随机存储器和只读存储器主存储器通常分为RAM和ROM两大部分。RAM可读可写，ROM只能读不能写。下面重点讨论RAM的工作原理与结构，以及ROM的基本类型。RAM:randomaccessmemorySRAM:StaticRAMDRAM:DynamicRAMROM:readonlymemory注意计算机组成原理5.3半导体随机存储器和只读存储器5.3.1RAM记忆单元电路存放一个二进制位的物理器件称为记忆单元，它是存储器的最基本构件，地址码相同的多个记忆单元构成一个存储单元。记忆单元可以由各种材料制成，但最常见的由MOS电路组成。MOS型存储器根据记忆单元的结构又可分为静态RAM和动态RAM两种。静态RAM，即SRAM（StaticRAM），其存储电路以双稳态触发器为基础；动态RAM，即DRAM（DynamicRAM），其存储电路以电容为基础。注意计算机组成原理5.3半导体随机存储器和只读存储器六管静态MOS记忆单元电路四管动态MOS记忆单元电路单管动态记忆单元电路计算机组成原理2019/12/1856T：指的是由六个晶体管组成，如图中的M1、M2、M3、M4、M5、M6.SRAM中的每一bit存储在由4个场效应管（M1,M2,M3,M4）构成两个交叉耦合的反相器中。另外两个场效应管（M5,M6）是存储基本单元到用于读写的位线(BitLine)的控制开关。SRAM六管结构的工作原理计算机组成原理2019/12/18CMOS静态反相器SRAMcell6TSR锁存器SRAM六管结构的工作原理计算机组成原理2019/12/187其实CMOS静态反相器等价于一个非门！SRAMcell6T等价于SR锁存器（也就是RS触发器）SR锁存器真值表SRQQnext解释0000维持0011维持0100重设0110重设1001设定1011设定110-不允许111-不允许writing简单的阐释计算机组成原理2019/12/188反相器，是一种电路器件，其输出是输入的逻辑非。如图所示的CMOS静态反相器，由两个互补的金属氧化物半导体场效应管(MOSFET)组成，源极连接在高电平的是P沟道场效应管，源极连接在低电平的是N沟道场效应管。输入电路接在两个场效应管的栅极上，输出电路从两个场效应管的连接处接出。当输入低电平，则P沟道场效应管开通，N沟道场效应管关闭，输出高电平。当输入高电平，则N沟道场效应管开通，P沟道场效应管关闭，输出低电平。这就实现了“反相”输出。反相器计算机组成原理2019/12/18SRAM的设计一个SRAM基本单元有0and1两个电平稳定状态。SRAM基本单元由两个CMOS反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这实现了两个反相器的输出状态的锁定、保存，即存储了1个位元的状态。除了6管的SRAM，其他SRAM还有8管、10管甚至每个位元使用更多的MOS的实现。这可用于实现多端口（port）的读写访问，如显存或者寄存器堆的多口SRAM电路的实现。计算机组成原理2019/12/18SRAM的设计一般说来，每个基本单元用的MOS数量越少，其占用面积就越小。由于硅芯片（siliconwafer）的生产成本是相对固定的，因此SRAM基本单元的面积越小，在硅芯片上就可以制造更多的位元存储，每位元存储的成本就越低。内存基本单元使用少于6个MOS是可能的—如3管,甚至单管，但单管存储单元是DRAM，不是SRAM。计算机组成原理2019/12/18SRAM的设计访问SRAM时，字线（WordLine）加高电平，使得每个基本单元的两个控制开关用的MOS管M5与M6开通，把基本单元与位线（BitLine）连通。位线用于读或写基本单元的保存的状态。虽然不是必须两条取反的位线，但是这种取反的位线有助于改善噪声容限.计算机组成原理2019/12/1812SRAM的操作SRAM的基本单元有3种状态：standby(电路处于空闲),reading(读)与writing(修改内容).SRAM的读或写模式必须分别具有readability（可读）与writestability（写稳定）.Standby如果字线（WordLine）没有被选为高电平,那么作为控制用的M5与M6两个晶体管处于断路，把基本单元与位线隔离。由M1–M4组成的两个反相器继续保持其状态，只要保持与高、低电平的连接。计算机组成原理2019/12/1813Reading假定存储的内容为1,即在Q处的电平为高.读周期之初，两根位线预充值为逻辑1,随后字线WL充高电平，使得两个访问控制MOS管M5与M6通路。第二步是保存在Q的值传递给位线BL在它预充的电位，而泻掉（BL非）预充的值，这是通过M1与M5的通路直接连到低电平使其值为逻辑0(即Q的高电平使得MOS管M1通路).在位线BL一侧，MOS管M4与M6通路，把位线连接到VDD所代表的逻辑1(M4作为P沟道场效应管，由于栅极加了（Q非）的低电平而M4通路).如果存储的内容为0,相反的电路状态将会使（BL非）为1而BL为0.只需要（BL非）与BL有一个很小的电位差，读取的放大电路将会辨识出哪根位线是1哪根是0.敏感度越高，读取速度越快。SRAM的操作计算机组成原理2019/12/1814Writin写周期之初，把要写入的状态加载到位线。如果要写入0，则设置（BL非）为1且BL为0。随后字线WL加载为高电平，位线的状态被载入SRAM的基本单元。这是通过位线输入驱动（的MOS管）被设计为比基本单元（的MOS管）更为强壮，使得位线状态可以覆盖基本单元交叉耦合的反相器的以前的状态！SRAM的操作计算机组成原理RAM的特点：计算机组成原理计算机组成原理单管动态MOS存储单元电路delitanVIP|个人中心||百度首页百度文库_文档分享平台新闻网页贴吧知道音乐图片视频地图百科文库3帮助全部DOCPPTTXTPDFXLS首页分类教育文库精品文库个人认证机构合作文库VIP个人中心百度文库专业资料IT/计算机计算机硬件及网络上传文档评价文档：相关文档推荐微机原理与接口技术v20-...136页免费微机原理与接口技术第四...87页免费微机原理与接口技术,第四...36页免费微机原理与接口技术-第4...29页免费微机原理与接口技术(楼顺...73页免费微机原理与接口技术第4章elsiebess上传于2016-03-10|暂无评价|3人阅读|0次下载|暂无简介|举报文档--------------------------------------------------------------------------------分享到：QQ空间新浪微博人人网微信/83加入VIP,免劵下载本文大小：2.33MB1下载券下载收藏此文档您的评论写点评论支持下文档贡献者~240发布评论用户评价暂无评论xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx©2016Baidu使用百度前必读|文库协议|网站地图xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx计算机组成原理计算机组成原理半导体存储芯片简介1.半导体存储芯片的基本结构计算机组成原理存储芯片片选线的作用用16K×1位的存储芯片组成64K×8位的存储器32片计算机组成原理2.半导体存储芯片的译码驱动方式(1)线选法计算机组成原理(2)重合法计算机组成原理三、随机存取存储器(RAM)1.静态RAM(SRAM)(1)静态RAM基本电路A´触发器非端1T4T~触发器5TT6、行开关7TT8、列开关7TT8、一列共用A触发器原端T1~T4T5T6T7T8A´A写放大器写放大器DIN写选择读选择DOUT读放位线A位线A´列地址选择行地址选择T1~T4计算机组成原理A´T1~T4T5T6T7T8A写放大器写放大器DIN写选择读选择读放位线A位线A´列地址选择行地址选择DOUT①静态RAM基本电路的读操作行选T5、T6开T7、T8开列选读放DOUTVAT6T8DOUT读选择有效计算机组成原理T1~T4T5T6T7T8A´ADIN位线A位线A´列地址选择行地址选择写放写放读放DOUT写选择读选择②静态RAM基本电路的写操作行选T5、T6开两个写放DIN列选T7、T8开（左）反相T5A´（右）T8T6ADINDINT7写选择有效T1~T4计算机组成原理(2)静态RAM芯片举例①Intel2114外特性存储容量1K×4位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel2114…计算机组成原理②Intel2114RAM矩阵(64×64)读A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组计算机组成原理15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组0000000000计算机组成原理第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………计算机组成原理第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0…164832………计算机组成原理15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0…164832………第一组第二组第三组第四组0163248CSWE计算机组成原理15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0…164832………第一组第二组第三组第四组150311647326348…………01632480000000000…………计算机组成原理15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000…………第一组第二组第三组第四组150311647326348…………01632480…164832………计算机组成原理15…031…1647…326