第6章半导体存储器.

第6章半导体存储器半导体存储器是一种由半导体器件构成的能够存储数据、运算结果、操作指令的逻辑部件。主要用于计算机的内存储器。本章对其特点、分类、技术指标予以简单介绍，并介绍基本存储单元的组成原理，集成半导体存储器的工作原理及功能。本章重点要求掌握各类存储器的特点、存储器容量扩展和用存储器实现组合电路。6.1概述⒈半导体存储器的特点及分类按制造工艺的不同可把存储器分成TTL型和MOS型存储器两大类。TTL型速度快，常用作计算机的高速缓冲存储器。MOS型具有工艺简单、集成度高、功耗低、成本低等特点，常用作计算机的大容量内存储器。6.1概述⒈半导体存储器的特点及分类按存储二值信号的原理不同存储器分为静态存储器和动态存储器两种。静态存储器是以触发器为基本单元来存储0和1的，在不失电的情况下，触发器状态不会改变；动态存储器是用电容存储电荷的效应来存储二值信号的。电容漏电会导致信息丢失，因此要求定时对电容进行充电或放电。按工作特点不同半导体存储器分成只读存储器、随机存取存储器和顺序存取存储器。6.1概述⒉半导体存储器的技术指标存取容量：表示存储器存放二进制信息的多少。二值信息以字的形式出现。一个字包含若干位。一个字的位数称做字长。通常，用存储器的存储单元个数表示存储器的存储容量，即存储容量表示存储器存放二进制信息的多少。存储容量应表示为字数乘以位数。选中哪些存储单元，由地址译码器的输出来决定。即由地址码来决定。地址码的位数n与字数之间存在2n=字数的关系。如果某存储器有10个地址输入端，那它就能存210=1024个字。6.1概述⒉半导体存储器的技术指标存取周期：存储器的性能取决于存储器的存取速率。存储器的存取速度用存取周期或读写周期来表征。把连续两次读（写）操作间隔的最短时间称为存取周期。6.2只读存储器半导体只读存储器(Read-onlyMemory,ROM)是具有n个输入b个输出的组合逻辑电路。地址输入Addressinput数据输出DataoutputA0A1A2An-2An-1D0D1Db-12n×bROMCS片选控制线6.2只读存储器只读存储器存储了一个n输入b输出的组合逻辑功能的真值表。2输入4输出组合逻辑功能表地址内容A1A0D3D2D1D0000110110101101101011100可以将其存储在22×4的只读存储器中6.2只读存储器只读存储器是一种组合电路，当信息被加工时或被编程时，认为信息是存储在ROM中。其特点是电路结构简单，电路形式和规格比较统一，在操作过程中只能读出信息不能写入。通常用其存放固定的数据和程序，如计算机系统的引导程序、监控程序、函数表、字符等。只读存储器为非易失性存储器(nonvolatilememory)，去掉电源，所存信息不会丢失。分类ROM按存储内容的写入方式，可分为固定ROM可编程序只读存储器(ProgrammableReadOnlyMemory，简称PROM)可擦除可编程序只读存储器(ErasableProgrammableReadOnlyMemory，简称EPROM)。⒈固定只读存储器ROM固定ROM，在制造时根据特定的要求做成固定的存储内容，出厂后，用户无法更改，只能读出。有TTL型和MOS型ROM两种。⒈固定只读存储器ROMROM由地址译码器、存储矩阵、输出和控制电路组成，如图6-1所示。地址译码器地址输入W0……WN-1存储矩阵N×M输出及控制电路D0DM-1……数据输出图6-1ROM结构图⒈固定只读存储器ROM图6-2是一个4×4位的NMOS固定ROM。图6-2NMOS固定ROMA0A1W0W1W2W3+VDDD3D2D1D0D3D2D1D011&&&&1111存储矩阵输出电路地址译码字线位线D3D2D1D0W3W2W1W0⒈固定只读存储器ROM图6-3是ROM的点阵图。D3D2D1D0W3W2W1W0图6-3ROM的符号矩阵表6-1ROM中的信息表地址内容A1A0D3D2D1D0000110110101101101011100存储矩阵的输出和输入是或的关系，这种存储矩阵是或矩阵。地址译码器的输出和输入是与的关系，因此ROM是一个多输入变量（地址）和多输出变量（数据）的与或逻辑阵列。位线与字线之间逻辑关系为：D0=W0+W1D1=W1+W3D2=W0+W2+W3D3=W1+W3⒉可编程只读存储器(PROM)PROM的存储内容可以由使用者编制写入，但只能写入一次，一经写入就不能再更改。PROM和ROM的区别在于ROM由厂家编程，而PROM由用户编程。出厂时PROM的内容全是1或全是0，使用时，用户可以根据需要编好代码，写入PROM中。⒉可编程只读存储器(PROM)图6-4为一种PROM的结构图，存储矩阵的存储单元由双极型三极管和熔断丝组成。地址译码CS片选A0A1A2A3A4W0W31……DWT2T1D0D1D7读写控制读写控制+VCC+VCC+VCC+VCC+VCCRCRCRCD0D1D7……………………图6-432字×8位熔断丝结构PROM熔断丝位线地址译码CS片选A0A1A2A3A4W0W31……DWT2T1D0D1D7读写控制读写控制+VCC+VCC+VCC+VCC+VCCRCRCRCD0D1D7……………………图6-432字×8位熔断丝结构PROM熔断丝位线⒊可擦可编程只读存储器(EPROM)PROM只能写一次的原因是熔丝断了，不能再接通。EPROM的存储内容可以改变，但EPROM所存内容的擦除或改写，需要专门的擦抹器和编程器实现。在工作时，也只能读出。⒊可擦可编程只读存储器(EPROM)可擦除可编程存储器又可以分为：光可擦除可编程存储器UVEPROM(Ultra—VioletErasableProgrammableRead－OnlyMemory)⒊可擦可编程只读存储器(EPROM)可擦除可编程存储器又可以分为：电可擦除可编程存储器E2PROM(ElectricalErasableProgrammableRead－OnlyMemory)快闪存储器(FlashMemory)等。快闪存储器以其高集成度、大容量、低成本和使用方便等优点得到广泛应用。例如在一些较新的计算机主板上采用FlashROMBIOS，会使得BIOS升级变得非常方便。例6-1试用ROM设计一个能实现函数y=x2的运算表电路，x的取值范围为0~15的正整数。解：因为自变量x的取值范围为0~15的正整数，所以应用4位二进制正整数，用B=B3B2B1B0表示，而y的最大值是225，可以用8位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。根据y=x2的关系可列出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0与B3、B2、B1、B0之间的关系如表6-2所示。例6-10149162536496481100121144169196225十进制数注00000000000000010000010000001001000100000001100100100100001100010100000001010001011001000111100110010000101010011100010011100001Y7Y6Y5Y4Y3Y2Y1Y0输出0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0输入例6-1W0W1W2W3W4W5W6W7W8W9W10W11W12W13W14W15B3B2B1B0与门阵列地址译码器或门阵列存储矩阵Y7Y6Y5Y4Y3Y2Y1Y011116.3随机存取存储器随机存取存储器RAM(RandomAccessMemory)可随时从任一指定地址存入(写入)或取出(读出)信息。在计算机中，RAM用作内存储器和高速缓冲存储器。RAM分为静态SRAM和动态DRAM；静态RAM又分为双极型和MOS型。6.3随机存取存储器静态RAM(StaticRAM，SRAM)一旦将1个字写入某个存储位置中，只要不断电，其存储内容保持不变，除非该存储位置被重新写入信息。动态RAM(DynamicRAM，DRAM)，必须对存储的数据进行读出和重写操作来周期地刷新，否则存储器中的数据将会消失。6.3随机存取存储器大多数RAM在断电后，所存储的数据会消失，是易失性存储器(volatilememory)。一些RAM在断电后仍能保持存储的数据不变，如老式的磁芯存储器和现代的CMOS静态RAM。CMOS静态RAM含有一个寿命为10年的锂电池。近年来，出现了非易失性铁电RAM(ferroelectricRAM)，这些器件将磁元件和电元件组合在单个IC芯片上，断电后，保持状态不变。⒈静态RAMRAM具有地址输入、控制输入、数据输出和数据输入。地址输入数据输入控制输入数据输出A0A1An-1DIN0DIN1DINb-1DOUT0DOUT1DOUTb-12n×bRAMCSOEWEChip-select(CS)inputOutput-enable(OE)inputWrite-enable(WE)⒈静态RAM静态RAM中存储单元的工作原理与D锁存器类似，不同于边沿式D触发器。即无论什么时候选中WE输入，所选存储单元的锁存器总是打开的或是透明的，输入数据流入或通过锁存器。所存储的实际值是在锁存器关闭时存在的值。⒈静态RAM静态RAM通常只具有两种已定义的存储操作：读当CS和OE有效时，地址呈现在地址输入端上，所选存储位置上的锁存器输出被传递到DOUT。写地址呈现在地址输入端，数据字呈现在DIN上，接着CS和WE有效；所选存储位置上的锁存器被打开，输入字被存储。⒈静态RAM静态RAM的内部结构静态RAM中的每一位存储单元具有图示电路相同功能。SRAM单元被组合成带有附加控制逻辑的阵列中，形成完整的静态RAM。INOUTSELWRD&INSEL_LWRL_LCPENBQOUT⒈静态RAM8×4静态RAM的内部结构INOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRENBENBENBENB3-8译码器01234567A2A1A0210DIN3DIN2DIN1DIN0DOUT3DOUT2DOUT1DOUT1WE_LCS_LOE_LIOE_LWR_L&&在读操作中，输出数据是地址输入的组合函数，在输出总线使能时，改变地址线是无损害的。读操作的存取时间是从最后一个地址输入变得稳定开始计算的。⒈静态RAM8×4静态RAM的内部结构INOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUTSELWRINOUT