您好,欢迎访问三七文档
第六章异步时序逻辑电路数字逻辑电路组合逻辑电路时序逻辑电路同步时序电路异步时序电路脉冲异步时序电路电平异步时序电路第六章异步时序逻辑电路异步时序逻辑电路的特点与分类脉冲异步时序逻辑电路电平异步时序逻辑电路6.1异步时序电路特点与分类异步时序逻辑电路中没有统一的时钟脉冲信号,电路状态的改变是外部输入信号变化直接作用的结果各存储元件状态变化不一定同时发生,维持时间也不相同,并且可能出现非稳态对输入信号的变化过程有一定约束6.1异步时序电路特点与分类根据电路结构和输入信号形式的不同,异步时序逻辑电路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两种类型两类电路均有Mealy型和Moore型两种结构模型脉冲异步时序逻辑电路的结构模型脉冲异步时序逻辑电路的分析脉冲异步时序逻辑电路的设计6.2脉冲异步时序逻辑电路6.2.1脉冲异步时序逻辑电路的结构模型脉冲异步时序电路的约束条件输入脉冲的宽度必须保证触发器的可靠翻转输入脉冲的间隔,必须保证前一个脉冲引起的电路响应完全结束后,后一个脉冲才能到来不允许在两个或两个以上输入端同时出现脉冲6.2.2脉冲异步逻辑电路的分析写出输出函数和激励函数的表达式列出电路的次态方程组或次态真值表画出状态表和状态图画出时序图,并说明电路的逻辑功能异步电路与同步电路的区别当存储元件采用时钟控制触发器时,对触发器的时钟控制端应作为激励函数处理。仅当时钟端有脉冲作用时,才根据触发器的输入确定状态转移方向,否则,触发器状态不变根据对输入的约束,分析时可以排除两个或两个以上输入端同时出现脉冲以及输入端无脉冲出现情况,从而使图、表简化例6.1分析下图所示的脉冲异步时序逻辑电路,指出电路功能。解:该电路输出是输入和状态的函数,属于Mealy型脉冲异步时序电路Z=xy2y1J2=K2=1C2=y1J1=K1=1C1=x1、写出输出函数和激励函数表达式2、列出电路次态真值表①输入端X有脉冲出现时,电路才可能发生变化,故省略了X=0的情况2、列出电路次态真值表②Z=xy2y1J2=K2=1C2=y1J1=K1=1C1=x2、列出电路次态真值表③J-K触发器的状态转移发生在时钟端脉冲负跳变的瞬间,仅当时钟端有“↓”出现时,相应触发器状态才能发生变化根据次态真值表和输出函数表达式(Z=xy2y1),可作出该电路的状态表和状态图如下现态y2y1次态y2n+1y1n+1/输出Zx=10001/00110/01011/01100/1000110110/00/00/00/01/01/01/01/1x/Z3、作出状态表和状态图4.画出时间图并说明电路逻辑功能xy1y2Z由状态图和时间图可知,该电路是一个模4加1计数器,当收到第四个输入脉冲时,电路产生一个进位输出脉冲例6.2分析如图所示的脉冲异步时序逻辑电路1.写出输出函数和激励函数表达式2.列出电路次态真值表输入现态激励函数次态X1x2x3y2y1R2S2R1S1y2n+1y1n+1100001001101000110011010010100110100111001100100011110001001010100010101110110101101010000100010100001010101000011001110000111011101基本R-S触发器功能表RSQ(n+1)功能说明00d不定010置0101置111Q不变1232yxxR12xS122311yxyxxR1221yyxS3.作出状态表和状态图输入现态激励函数次态X1x2x3y2y1R2S2R1S1y2n+1y1n+1100001001101000110011010010100110100111001100100011110001001010100010101110110101101010000100010100001010101000011001110000111011101表6.4状态表现态次态y2n+1y1n+1输出001000000y2y1x1x2x3z01100000110101100011100001000/0x1x2x2,x310/011/001/1x1x2,x3x3x3x1x1x24.画出时间图交说明功能功能:“x1→x2→x3”序列检测器习题6.1解:输出函数表达式:激励函数表达式:xy2y1D2C2D1C1y2n+1y1n+1Z10011010101111101100010011100001次态真值表:状态表和状态图xy2y1y2n+1y1n+1/Z10001/010111/011010/011100/1001011011/01/10/01/00/00/01/00/0有一个无效状态,且挂起。功能:三进制计数器。习题6.2解:激励函数表达式:次态真值表CPy3y2y1J3K3C3J2K2C2J1K1C1y3n+1y2n+1y1n+110000111110011001011111010101011111101110111111111001100010111101110101011100011100101111111111010111000状态表CPy3y2y1y3n+1y2n+1y1n+110000011001010101001110111001100101110100011101111111000功能:模6加一计数器6.2.3脉冲异步逻辑电路的设计设计过程与同步时序电路相同,但主要应注意两个问题:T1:不允许两个或两个以上输入端同时为1。①当有多个输入信号时,只需考虑多个输入信号中仅一个为1的情况;②在确定激励函数和输出函数时,可将两个或两个以上输入同时为1的情况作为无关条件处理。6.2.3脉冲异步逻辑电路的设计T2:当存储电路采用带时钟控制端的触发器时,触发器的时钟端应作为激励函数处理。设计时通过对触发器的时钟端和输入端综合处理,有利于函数简化。四种时钟触发器的激励表表6.6JK触发器激励表QQn+1CPJK0111d101d1d0d0dd0011dd00dd表6.5D触发器激励表QQn+1CPD01111010d00d0011d10dQ→Q(n+1)JK000d011d10d111d0J-K触发器激励表现态与次态相同,CP=0,输入取任意值;现态与次态不同,CP=1,输入随输出。四种时钟触发器的激励表表6.7T触发器激励表QQn+1CPT01111011d00d0011d00d表6.6RS触发器激励表QQn+1CPRS0110110110dd00dd0011d0d0dd激励表特点要求触发器状态保持不变时,有两种不同的处理方法:1、令CP为d,输入端取相应的值。2、令CP为0,输入端取任意值。表6.5D触发器激励表QQn+1CPD01111010d00d0011d10d例6.3用D触发器作为存储元件,设计一个“x1-x2-x2”序列检测器。输入/输出时间图如下所示。解:①作出原始状态图和状态表②状态化简用隐含表作状态化简,各状态均不等效已为最简。③状态编码表6.11二进制状态表现态次态y2n+1y1n+1输出0010000y2y1x1=1x2=1z011011010100101110001④确定输出函数和激励函数表6.11二进制状态表现态次态y2n+1y1n+1输出0010000y2y1x1=1x2=1z011011010100101110001现态与次态相同,CP=0,D取任意值;现态与次态不同,CP=1,D与次态相同。化简后的激励函数输入端无脉冲时,触发器时钟为0、输入端任意;将两个输入同时为1的情况作为无关条件处理!化简后的激励函数和输出函数⑤画出逻辑电路图例6.4用T触发器设计一个异步模8加1计数器。0000010100111101111011001/01/11/01/01/01/01/01/0X/Z解:①作出状态图和状态表:表6.13二进制状态表现态次态y3n+1y2n+1y1n+1/输出z000001/0y3y2y1x=1001010/0010011/0011100/0100101/0101110/0110111/0111000/1①作出状态图和状态表②确定激励函数和输出函数y3y2y10d0d1100d111100d0d11011111100d0d1100d111100d0d1101111111输入脉冲x现态激励函数输出C3T3C2T2C1T1Z11111111000001010011100101110111次态y3(n+1)y2(n+1)y1(n+1)001010011100101110111000状态不变时,触发器的时钟为0,输入端T任意;状态改变时,触发器的时钟端为1,T端为1。根据激励函数和输出函数真值表,并考虑到x为0时(无脉冲输入,电路状态不变),可令各触发器时钟端为0,输入端T随意。可得简化后的激励函数和输出函数:C3=xy2y1T3=1C2=xy1T2=1C1=xT1=1Z=xy3y2y1如何得到?令输入端无脉冲时,触发器时钟为0、输入端任意0000000001000100Xy3y2y10001111000011110dddddddddd1ddd1dXy3y2y10001111000011110C3=xy2y1T3=10000000011001100Xy3y2y10001111000011110dddddddd11dd11ddXy3y2y10001111000011110C2=xy1T2=10010000011111110Xy3y2y10001111000011110dd1ddddd1111111dXy3y2y10001111000011110C1=xT1=1③画出逻辑电路图ITCI(3)y3“1”xITCI(2)y2ITCI(1)y1Z&&&☆确定激励函数的另一种解法y3y2y1输入脉冲x现态11111111000001010011100101110111次态y3(n+1)y2(n+1)y1(n+1)001010011100101110111000最低位每来一个输入脉冲,触发器产生一次翻转。因此可令C1=x,T1=1.y3y2y1输入脉冲x现态11111111000001010011100101110111次态y3(n+1)y2(n+1)y1(n+1)001010011100101110111000中间位状态的改变发生在最低位由1变为0时,且T触发器是下降沿触发。因此可令C2=y1,T2=1.y3y2y1输入脉冲x现态11111111000001010011100101110111次态y3(n+1)y2(n+1)y1(n+1)001010011100101110111000最高位状态的改变发生在中间位由1变为0时,且T触发器是下降沿触发。因此可令C3=y2,T3=1.☆画出逻辑电路图ITCI(3)y3&“1”xITCI(2)y2ITCI(1)y1ZC1=x,T1=1,C2=y1,T2=1,C3=y2,T3=1Z=xy3y2y1习题6.6用T触发器作为存储元件,设计一个脉冲异步时序电路,该电路有两个输入x1和x2,一个输出Z,当输入序列为“x1-x1-x2”时,在输出端Z产生一个脉冲,平时Z输出为0。解:A/0B/0C/0D/1x1x1x2x2x1x2x1x2原始状态图和状态表如下:现态x1=1x2=1Z次态ABA0BCA0CCD0DBA1状态编码y2y1x1=1x2=1Z次态0010000010111010010001110001ABCDy2y10101现态x1=1x2=1Z次态ABA0BCA0CCD0DBA1激励函数和输出函数真值表对于T触发器状态不变时:时钟为0、输入任意;状态变化时:时钟为1、输入也为1。x2x1y2y1C2T2C1T1Z0100110d001010d0d001101111001110d11110000d0d01001110d01010110d0101111111y2y1x1=1x2=1Z次态0010000010111010010001110001令输入端无脉冲时,触发器时钟为
本文标题:第6章异步时序逻辑
链接地址:https://www.777doc.com/doc-2111085 .html