西安交通大学2011计算机组成原理A

第1页共7页西安交通大学考试题课程计算机组成原理A系别考试日期2011年1月16日专业班号姓名学号期中期末一、多选一填空：（答案请直接填在空中）（10分）1、运算器的核心功能部件是（）。A数据总线BALUC状态条件寄存器D通用寄存器2、下面操作中应该由特权指令完成的是（）。A设置定时器的初值B从用户模式切换到管理员模式C开定时器中断D关中断3、请从下面浮点运算器中的描述中选出两个描述正确的句子（）。A浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。B阶码部件可实现加，减，乘，除四种运算。C阶码部件只进行阶码相加，相减和比较操作。D尾数部件只进行乘法和除法运算。4、虚拟存储技术主要解决存储器的（）问题。A速度B扩大存储容量C成本D前三者兼顾成绩第2页共7页5、IEEE1394所以能实现数据传送的实时性，是因为（）。A.除异步传送外，还提供同步传送方式B.提高了时钟频率C.除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式D.能够进行热插拔6、采用DMA方式传送数据时，每传送一个数据，就要占用一个（）的时间。A指令周期B机器周期C存储周期D总线周期7、为了便于实现多级中断，保存现场信息最有效的办法是采用（）。A通用寄存器B堆栈C存储器D外存8、流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（）。A具备同等水平B不具备同等水平C小于前者D大于前者9、CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（）。A.512KBB.1MBC.256KBD.2MB10、描述多媒体CPU基本概念中，不正确的是（）。A.多媒体CPU是带有MMX技术的处理器B.MMX是一种多媒体扩展结构C.MMX指令集是一种多指令流多数据流的并行处理指令D.多媒体CPU是以超标量结构为基础的CISC机器第3页共7页二、简答题：（每小题5分，共15分）1、请在下表中第二列，第三列填写简要文字对CISC和RISC的主要特征进行对比：比较内容CISCRISC（1）指令系统（2）指令数目（3）指令格式（4）寻址方式（5）指令字长（6）可访存指令（7）各种指令使用频率（8）各种指令执行时间2、设由S，E，M三个域组成的一个32位二进制字所表示的非零规格化数x，真值表示为X=(-1)S×(1.M)×2E-127问：它所能表示的规格化最大正数，最小正数，最大负数，最小负数是多少？3、某计算机的存储系统由cache、主存和磁盘构成。cache的访问时间为15ns；如果被访问的单元在主存中但不在cache中，需要用60ns的时间将其装入cache，然后再进行访问；如果被访问的单元不在主存中，则需要10ms的时间将其从磁盘中读入主存，然后再装入cache中并开始访问。若cache的命中率为90%，主存的命中率为60%，求该系统中访问一个字的平均时间。第4页共7页三、指令系统设计：（15分）一种二进制RS型32位的指令结构如下：其中OP为操作码字段，X为寻址模式字段，D为偏移量字段，其寻址模式定义为有效地址E算法及说明列表如下：(1)该指令格式规定最多有多少条指令？通用寄存器有多少个？字长多少？(2)请写出6种寻址方式的名称。(3)若PC字长32位，可寻址的主存空间有多大？四、运算器设计：（15分）现只有“2输入与非门”和“异或门”两种器件，它们的延迟时间分别为20ns和40ns，请设计一个行波（串行）进位加法器。(1)列出1位全加器真值表。(2)画出加法器逻辑电路图（只画最低2位），规定输入、输出均为原变量。(3)设加法器为32位，计算求和运算的最长时间。(4)修改(2)的逻辑图，使加法器也能实现减法运算。五、数据通路设计：（15分）第5页共7页如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），DM为数据存储器（受/RW信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中iy表示y寄存器的输入控制信号，1oR为寄存器1R的输出控制信号，未标字符的线为直通线，不受控制。A总线B总线IMPCIRARDMDR0R1R2R3RXYALU旁路器R/WIMiIMoPCi+1IRiIRoARiDRiDRo0Ri0Ro1Ri1Ro2Ri2Ro3Ri3RoALUo指令存储器①“SUBR3，R0”指令完成030()()RRR的功能操作，画出其指令周期流程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入PC中。②若将“取指周期”缩短为一个CPU周期，请在图上先画出改进的数据通路，然后在画出指令周期流程图。此时SUB指令的指令周期是几个CPU周期?与第①种情况相比，减法指令速度提高几倍？六、中断系统：（15分）如图所示的系统中，A、B、C、D四个设备构成单级中断结构，它要求CPU第6页共7页在执行完当前指令时转向对中断请求进行服务。现假设：⑴TDC为查询链中每个设备的延迟时间；⑵TA、TB、TC、TD分别为设备A、B、C、D的服务程序所需的执行时间；⑶TS、TR分别为保存现场和恢复现场所需的时间；⑷主存工作周期为TM；⑸中断批准机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。试问：在确保请求服务的四个设备都不会丢失信息的条件下，中断饱和的最小时间是多少？中断极限频率是多少？七、微程序设计：（15分）某模型机的数据通路如图所示。R1和R2为通用寄存器，MDR为内存数据寄存器，PC为程序计数器，IR为指令寄存器。所有的细单线箭头为控制微命令。存储器CPUI/O接口设备D设备B设备C设备A响应INTA中断请求第7页共7页⑴请说明图中部件X的名称和功能。⑵T1和T2两个暂存器有何作用？⑶若二地址RS型指令采用如下格式：操作码寄存器号地址D“ADDR,Var”指令的操作为：R←R+（Var），其中R表示R1或R2寄存器，（Var）为内存地址Var所存储的内容。请画出ADD指令的指令周期流程图，并给出每个微操作对应的微命令。⑷若内存操作数的寻址方式改为基址方式，即：ADDRx，[Ry+Var]，Rx和Ry为R1或R2寄存器，Var为偏移量。请设计指令格式，并画出ADD指令的指令周期流程图，并给出每个微操作对应的微命令。ALUT1T2R1R2MXPCMDRIRDataBusAddressBusA→IBPC→IBMDR→IBMDR→DBDB→MDRR1→IBD→IBIB→T1+-IB→MDRIB→T2IB→IRRDWRIB→PCR2→IBIB→R1IB→R2IB→XPC+1InternalBus