第3讲电路设计风格

1电路设计风格一、MOS管分类及特性二、静态互补逻辑三、传输管逻辑四、差分级联逻辑五、CPL逻辑六、动态逻辑Combinationallogiccircuitdesign（组合逻辑电路设计）2一、MOS管分类及特性CMOS型：互补型场效应管结型场效应管JFET绝缘栅效应管IGFET（MOS）增强型耗尽型PMOSNMOSPMOSNMOS3MOS管的开关特性G：栅极D：漏极S：源极B：衬底NMOS:输入“１”导通PMOS:输入“０”导通NMOSPMOS4二、StaticcomplementaryCMOS静态CMOS互补逻辑反相器与非门PulldownLogicBlock下拉逻辑块PullupLogicBlock上拉逻辑块5反相器图（a）图（a）NMOS:输入“１”导通PMOS:输入“０”导通6１、上拉网络:PMOS(PMOS衬底：总是接VDD)下拉网络:NMOS(NMOS衬底：总是接GND)２、逻辑功能：1）NMOS：串联---与并联---或2）PMOS：串联---或并联---与3）最后输出：取“非”CMOS互补逻辑设计规则7与非门或非门复杂门CEDBAZ１、上拉网络:PMOS(PMOS衬底：总是接VDD)下拉网络:NMOS(NMOS衬底：总是接GND)２、逻辑功能：1）NMOS：串联---与并联---或2）PMOS：串联---或并联---与3）最后输出：取“非”8与或非门AOI9或与非门OAI10异或/同或逻辑11异或电路的实现12用与或非门实现“异或”“同或”功能13三、Switchlogic开关逻辑（传输管逻辑transmissionlogic,passlogic)Typesofswitches互补传输管逻辑(transmissionlogic)NMOS传输管逻辑(passlogic)传输门NMOS传输管利用传输门的逻辑特点，可以简化CMOS逻辑电路。传输门体现了MOS管的双导通特性，为逻辑电路的设计增加了灵活性。以NMOS传输门为例说明传输门的逻辑特点。分析CMOS传输门也只分析其中NMOS管功能即可。14VDD00VDDVDDVDD-Vt1)A=1时Y=BAB?Y但高电平有阈值损失00/VDD高阻2)A=0时Y=高阻XABAY即不定态X传输管逻辑的特性153)n-typeswitch高电平有阈值损失必须用电平恢复电路VDD0VDD-VtVDDVDDVDD-Vtout+16级联时应注意VDDVDD-VtVDDVDD-2VtVDDVDDVDD-VtVDD不好可以17用传输管逻辑设计电路设计时要消除输出的不确定状态1)设计原理182)传输管实现的与门需要6个晶体管（产生非,还要一个反向器4个晶体管（产生B非，要一个反向器19问题：传输管逻辑能产生非逻辑吗？不能。传输管逻辑是一种非完备的逻辑。（可以实现与、或、非的逻辑是完备的）解决方案：使用其他逻辑。（需要非逻辑的部分使用反向器）20异或门A’Y=A’B+AB’21多路选择器(MUX--Multiplexer)多路选择器或多路转换开关(MUX)是MOS开关的一个典型应用，图（a）给出了一个简单的NMOS四到一转换开关的电路和它所对应的转换关系。ABF00P401P310P211P11234FABPABPABPABP22传输门逻辑(ａ)NMOS型(ｂ)全传输门型23(C)CMOS型CMOS结构的多路转换开关克服了NMOS结构所存在的传输高电平阈值电压损耗和串联电阻大的问题，但晶体管数目增加了一倍。24四、差分级联电压开关逻辑差分级联电压开关逻辑，DCVSL=differentialcascodevoltageswitchlogic25DCVSL=differentialcascodevoltageswitchlogic（差分级联电压开关逻辑）属于Staticlogic.延时小(Useslatchtocomputeoutputquickly).双轨逻辑（Requirestrue/complementinputs,producestrue/complementoutputs）.261、DCVSstructure下拉网络采用NMOS器件，并且两者是互斥的:左边导通时右边关断;右边导通时左边关断.272、buffer/inverter3、与/与非门下拉网络采用NMOS器件，并且两者是互斥的:左边导通时右边关断;右边导通时左边关断.28BAABBBOutOutXOR-NXORgate4、异或/同或门两个下拉网络之间共用了晶体管，从而实现了面积开销的减少。295、AO/AOI306基于DCVSL的与或/与或非门()aabcabcabacbc317、特点1）属于静态逻辑.2）属于双轨逻辑out和outb有相同的延时3）延时小.因为有正反馈加速4）面积小因为NMOS多5）功耗大因为正反馈时存在短路AAOutOut32五、互补传输（CPL）逻辑高性能设计中常使用CPL逻辑。基本思想（类似DCVSL）是接收真输入及其互补输入并产生真输出及其互补输出。特点：１、采用差分方式，电路中总是存在互补的数据输入和输出。所以不必增加反向器来得到反信号。33２、CPL属于静态门类型，因为定义为输出的节点总是通过一个低阻路径连到VDD或GND。３、CPL的设计具有模块化的特点。他们都采取完全相同的拓扑结构。只是输入的排列不同。这使得这类单元库的设计非常简单。较复杂的门可以通过串联标准的传输管模块来构成。特点：34互补传输逻辑与/与非门或/或非门ABBAB35互补传输逻辑数据选择器同或/异或门ABABAB36四输入与门用CPL实现的四输入与/与非门，使用的晶体管总数是14个（包括最后的缓冲器）这个数字高于前面讨论过的门。但是这个结构同时产生了与/与非功能，这可能减少整个电路的晶体管数目。37六、DominologicUsesprechargeclocktocomputeoutputintwophases:Precharge(预充电);Evaluate（赋值）.381.DominogatestructureIn1In2PDNIn3MeMpClkClkOutCLOutClkClkABCMpMeTwophaseoperationPrecharge(CLK=0)Evaluate(CLK=1)39OutClkClkABCMpMeonoff1offon((AB)+C)TwophaseoperationIn1In2PDNIn3MeMpClkClkOutCL2.OperationEvaluate(Clk=1)0011Precharge(Clk=0)403.CascadingDynamicGatesClkClkOut1InMpMeMpMeClkClkOut2VtClkInOut1Out2VVTnOnly01transitionsallowedatinputs!41In1In2PDNIn3MeMpClkClkOut1In4PDNIn5MeMpClkClkOut2Mkp111000013.CascadingDynamicGatesControlledbyclock.Precharge:p-typepullupprechargesthestoragenode;inverterensuresthatoutputgoeslow.Evaluate:storagenodemaybepulleddown,sooutputgoesup.42WhyDomino?ClkClkIniPDNInjIniInjPDNIniPDNInjIniPDNInjLikefallingdominos!434、PropertiesofDominoLogic1）面积小2）VeryhighspeedInputcapacitancereduced–smallerlogicaleffort3）抗干扰能力差动态电路44作业用静态互补逻辑、传输管逻辑、差分级联逻辑、CPL逻辑实现二输入的NAND、NOR、XOR、NXOR及二选一MUX。