第四章 组合逻辑电路

第四章组合逻辑电路第八讲教学内容：①组合逻辑电路的分析方法；②组合逻辑电路的实例分析；组合逻辑电路的设计方法。教学要求：①掌握组合逻辑电路的分析方法；②组合逻辑电路的设计方法。教学难点：①组合逻辑电路分析；②用小规模集成电路设计组合逻辑电路。4－1组合逻辑电路的分析方法一．组合逻辑电路的特点组合逻辑电路是数字电路中最简单的一类逻辑电路，其特点是功能上无记忆，结构上无反馈。即电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。二．组合逻辑电路的分析方法组合逻辑电路逻辑表达式最简表达式真值表逻辑功能化简变换例4.1.1：组合电路如图4.1.1所示，分析该电路的逻辑功能。例4.1.1电路图解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量PABCPCPBPAPLABCCABCBABCA（2）化简与变换。因为下一步要列真值表，所以要通过化简与变换，使表达式有利于列真值表，一般应变换成与—或式或最小项表达式。CBAABCCBAABCCBAABCL)(（3）由表达式列出真值表，见表4.1.1。经过化简与变换的表达式为两个最小项之和的非，所以很容易列出真值表。&&&&≥1ABCLP（4）分析逻辑功能由真值表可知，当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。上例中输出变量只有一个，对于多输出变量的组合逻辑电路，分析方法完全相同。表4.1.1真值表4－2组合逻辑电路的设计方法组合逻辑电路的设计一般应以电路简单、所用器件最少为目标，并尽量减少所用集成器件的种类，因此在设计过程中要用到前面介绍的代数法和卡诺图法来化简或转换逻辑函数。例4.2.1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：（1）根据设计要求建立该逻辑函数的真值表。设三人的意见为变量A、B、C，表决结果为函数L。对变量及函数进行如下状态赋值：对于变量A、B、C，设同意为逻辑“1”；不同意为逻辑“0”。对于函数L，设事情通过为逻辑“1”；没通过为逻辑“0”。列出真值表如表3.4.1所示。（2）由真值表写出逻辑表达式：ABCCABCBABCAL该逻辑式不是最简。（3）化简。由于卡诺图化简法较方便，故一般用卡诺图进行化简。将该逻辑函数填入卡诺图，如图3.4.2所示。合并最小项，得最简与—或表达式：ACBCABL例4.2.1真值表ABCLABCL00000101001110010111011101111110化简最简（或最变换问题实际逻辑逻辑图真值表逻辑表达式合理）表达式00000101001110010111011100010111例4.2.1卡诺图（4）画出逻辑图如图4.2.3所示。如果要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：ACBCABACBCABL画出逻辑图如图4.2.4所示。L&&&≥1ABCCB&A&&L&图4.2.3逻辑图例4.2.4用与非门实现的逻辑图例4.2.2：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。解：（1）列真值表：对于输入，设有信号为逻辑“1”；没信号为逻辑“0”。对于输出，设允许通过为逻辑“1”；不设允许通过为逻辑“0”。（2）由真值表写出各输出的逻辑表达式：00IL101IIL2102IIIL这三个表达式已是最简，不需化简。但需要用非门和与门实现，且L2需用三输入端与门才能实现，故不符和设计要求。（3）根据要求，将上式转换为与非表达式：00IL101IIL2102102IIIIIIL例4.2.2真值表输入输出BALC00011110（4）画出逻辑图如图4.2.5所示，可用两片集成与非门7400来实现。可见，在实际设计逻辑电路时，有时并不是表达式最简单，就能满足设计要求，还应考虑所使用集成器件的种类，将表达式转换为能用所要求的集成器件实现的形式，并尽量使所用集成器件最少，就是设计步骤框图中所说的“最合理表达式”。例4.2.5逻辑图例4.2.3：设计一个将余3码变换成8421BCD码的组合逻辑电路。解：（1）根据题目要求，列出真值表如表4.2.3所示。表4.2.3余3码变换成8421BCD码的真值表输入（余3码）输出（8421码）A3A2A1A0L3L2L1L000110100010101100111100010011010101111000000000100100011010001010110011110001001（2）用卡诺图进行化简。本题目为4个输入量、4个输出量，故分别画出4个4变量卡诺图。注意余3码中有6个无关项，应充分利用，使其逻辑函数尽量简单。I0I1I2L0L1L20001××01×001000100010001&&&&&&&&LI02I1I2L0L1A00011110000111103A1A0L3A32AA10AA000111100001111032A1A0AA3A2A01AA000111100001111032A1A0A1LA3A2A01AA000111100001111032A1A0AA3A2A01A××××××××××××××××××××××××1111111111111100000000000001000000000002L0L2A图4.2.6余3码变换成8421BCD码的卡诺图化简后得到的逻辑表达式为：00AL0110011AAAAAAL01301202013012022AAAAAAAAAAAAAAAAL01323013233AAAAAAAAAAL（3）由逻辑表达式画出逻辑图如图4.2.7所示。1=111&&&&&&&A0A1A2A3L0L1L2L3图4.2.7余3码变换成8421BCD码的逻辑图4－3组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑辑电路时，都没有考虑门电路延迟时间对电路的影响。实际上，由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。这一现象称为竞争冒险。一．产生竞争冒险的原因图4.3.1（a）所示的电路中，逻辑表达式为AAL，理想情况下，输出应恒等于0。但是由于G1门的延迟时间tpd，A下降沿到达G2门的时间比A信号上升沿晚1tpd，因此，使G2输出端出现了一个正向窄脉冲，如图4.3.1（b）所示，通常称之为“1冒险”。1AL=AAG1G2AAL&pdt（b）（a）图4.3.1产生1冒险（a）逻辑图（b）波形图同理，在图4.3.2（a）所示的电路中，由于G1门的延迟时间tpd，会使G2输出端出现了一个负向窄脉冲，如图3.5.2（b）所示，通常称之为“0冒险”。1GAG1L=A+A2≥1（a）A（b）LApdt图4.3.2产生0冒险（a）逻辑图（b）波形图“0冒险”和“1冒险”统称冒险，是一种干扰脉冲，有可能引起后级电路的错误动作。产生冒险的原因是由于一个门（如G2）的两个互补的输入信号分别经过两条路径传输，由于延迟时间不同，而到达的时间不同。这种现象称为竞争。二．冒险现象的识别可采用代数法来判断一个组合电路是否存在冒险，方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为：AAL则存在1冒险；AAL则存在0冒险。例4.3.1:判断图4.3.3（a）所示电路是否存在冒险，如有，指出冒险类型，画出输出波形。解：写出逻辑表达式：BCCAL若输入变量A＝B＝l，则有CCL。因此，该电路存在0冒险。下面画出A＝B＝l时L的波形。在稳态下，无论C取何值，F恒为l，但当C变化时，由于信号的各传输路径的延时不同，将会出现图4.3.3（b）所示的负向窄脉冲，即0冒险。ACB&A&≥1&BCL=AC+BCCCCBCpdtA=B=11LAC0冒险（a）（b）图4.3.3例3.5.1图（a）逻辑图（b）波形图例4.3.2:判断逻辑函数))((CBBAL是否存在冒险。解：如果令A＝C＝0，则有BBL，因此，该电路存在l冒险。三．冒险现象的消除方法当组合逻辑电路存在冒险现象时，可以采取以下方法来消除冒险现象。加冗余项。在例3.5.1的电路中，存在冒险现象。如在其逻辑表达式中增加乘积项AB，使其变为ABBCCAL，则在原来产生冒险的条件A＝B＝1时，L=1，不会产生冒险。这个函数增加了乘积项AB后，已不是“最简”，故这种乘积项称冗余项。2．变换逻辑式，消去互补变量。例3.5.2的逻辑式))((CBBAL存在冒险现象。如将其变换为BCACBAL，则在原来产生冒险的条件A＝C＝0时，L=0，不会产生冒险。3．增加选通信号在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。4．增加输出滤波电容由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为4～20pF），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。4.4编码器一．编码器的基本概念及工作原理编码——将字母、数字、符号等信息编成一组二进制代码。例：键控8421BCD码编码器。左端的十个按键S0～S9代表输入的十个十进制数符号0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0。输出对应的8421码，为4位码，所以有4个输出端A、B、C、D。SSSSSSSSSS0123456789ABCDGS&&&&&≥1VCC1kΩ×10图4.4.1键控8421BCD码编码器由真值表写出各输出的逻辑表达式为：9898SSSSA76547654SSSSSSSSB76327632SSSSSSSSC9753197531SSSSSSSSSSD表4.4.1键控8421BCD码编码器真值表输入输出S9S8S7S6S5S4S3S2S1S0ABCDGS111111111111111111101111111101111111101111111101111111101111111101111111101111111101111111101111111101111111110000000001000110010100111010010101101101011111000110011画出逻辑图，如图4.4.1所示。其中GS为控制使能标志，当按下S0～S9任意一个键时，GS=1，表示有信号输入；当S0～S9均没按下时，GS=0，表示没有信号输入，此时的输出代码0000为无效代码。二．二进制编码器用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表4.4.2，输入为高电平有效。表4.4.2编码器真值表输入输出I0I1I2I3I4I5I6I7A2A1A01000000001000000001000000001000000001000000001000000001000000001000001010011100101110111由真值表写出各输出的逻辑表达式为：76542IIIIA76321IIIIA75310IIIIA用门电路实现逻辑电路。A&1&&A0A21I3I1II1117I41I16I02I511图4.4.23位二进制编码器三．优先编码器优先编码器——允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优