第二章微型计算机基础

1第二章微型计算机基础课时分配:6学时教学要求：1、了解微型计算机的基本结构；2、了解8086/8088微处理器系列概况，掌握8086/8088微处理器的内部结构的组成及最小工作模式下引脚定义，掌握8086/8088内部各个寄存器的功能和作用。3、掌握8086/8088的系统总线结构及典型操作时序(最小模式下的读和写)；4、理解8086/8088的存储组织方式和I/O组织方式，理解存储器的地址空间与寻址的概念，理解数据的存储格式，理解存储器分段的概念教学内容：1、微型计算机的基本结构2、8088/8088引脚功能，工作模式3、8086/8088功能结构4、8086/8088的总线操作和时序5、8086/8088的存储器编址和I/O编址重点及难点：1、8086/8088的编程结构2、8086/8088的寄存器结构3、8086/8088的总线读写工作时序4、8086/8088的存储器及I/O组织2§1微型计算机的基本结构一、基本结构见书上9页图1-41、硬件系统微处理器存储器：内存容量、内存地址、内存的读写操作输入输出设备：接口的功能总线2、软件系统系统软件应用软件二、微机的工作过程P51、存储程序计算机程序：是实现既定任务的指令队列。指令：是对计算机发出的一条条工作命令，来完成某个所规定的操作。存储程序：就是把处理问题的步骤和所需的数据事先送入存储器中保存起来，工作时由计算机控制部件逐条取出并执行之，从而使计算机自动连续进行运算。2、存储程序的工作原理存储程序的概念，是把程序和数据送到具有记忆功能的存储器中保存起来，计算机工作时只要给出程序中第一条指令的地址，控制器就可依据存储程序中的指令顺序周而复始地取指令、分析指令，执行指令，直到执行完全部指令为止。以下强调两点：⑴程序中的指令必须采用二进制编码，和数据一样进行存储；⑵程序中的指令必须属于执行程序这台机器的指令系统；3、工作过程见P6，图1-2微型计算机系统软件系统系统软件应用软件硬件系统主机外部设备存储器CPUI/O接口运算器控制器寄存器组3§28086/8088微处理器主要内容：8086CPU外部引线及功能8086CPU的内部结构和特点内部寄存器的功能8086的工作时序8086是Intel系列的16位微处理器，采用HMOS工艺技术制造，外型封装为双列直插式，40个引脚，内部约2900个晶体管；基本特点：16位的内部结构，16条双向数据信号线；20条地址信号线，可寻址1M字节存储单元；较强的指令系统；可利用低16位的地址总线来进行I/O端口寻址，可寻址64K个I/O端口；中断功能强，可处理内部软件中断和外部中断，中断源可达256个；单一的＋5V电源，单相时钟5MHz。8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。8088有20根地址线，所以可寻址的地址空间达220即1M字节。8086/8088具有最小和最大两种工作模式以及内置的多任务处理能力，40个引脚中某些引脚具有双功能，可通过“模式选择引脚”来进行选择。一、8088/8086的指令流水线在程序执行过程中，CPU是有规律地重复执行以下步骤：从存储器中取出下一条指令；如果指令需要，从存储器中操作数；执行指令；如果指令需要，将结果写入存储器。8086CPU采用一种新的结构并行地完成这些工作，将上述步骤分配给CPU内两个独立的部件：执行单元(EU)负责执行指令，而总线接口单元(BIU)负责取指令、取操作数和写结果。这两个单元都能够独立完成各自相应的工作。所以，当这两个单元并行工作时，多数情况下，取指令操作与执行指令操作都可重叠地进行。为什么？4由于BIU中有一个指令队列。指令队列的操作过程：EU不断地从指令队列取出指令并执行。而当指令队列出现空字节时，BIU就自动执行一次取指令周期，从内存中取出后续的指令代码放入队列中；当遇到跳转指令时，BIU就使指令复位，从新地址取出指令，并立即传给EU去执行。二、8086的工作模式为了适应各种使用场合，8086CPU芯片设计了两种工作模式，即最小模式与最大模式。最小工作模式，就是系统中只有一个8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8086产生的，系统中的总线控制逻辑电路最少，因此，称为最小工作模式。最大工作模式，是指系统中包含两个或两个以上的微处理器。其中，一个是主处理器（即8086CPU），其余的称为协处理器，是协助主处理器工作的。经常与8086CPU配合工作的协处理器有两个，一个是数值运算协处理器8087，另一个是输入/输出协处理器8089。8087能够实现多种类型的数值操作，如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算等，大幅度提高系统的数值运算速度。8089有一套专门用于输入输出操作的指令系统，可直接为输入输出设备服务，能够明显提高主处理器的效率。三、最小模式下的外部引脚及其功能芯片的外部特性表现在其引脚信号上，学习时请特别关注以下几个方面：⑴引脚功能：指引脚信号的定义、作用；⑵信号流向：信号从芯片向外输出，还是从外部输入芯片，或者是双向的；⑶有效电平：该引脚起作用时的逻辑电平，是高、低电平有效，还是上升、下降沿有效；⑷三态能力：输出正常的低电平、高电平外，还可以输出高阻的第三态；8086/8088共有40个引脚，见书上42页图2.15，按其功能可分为地址线、数据线和控制线，许多引脚具有双重定义及功能，采用分时复用方式工作，即在不同时刻，引脚上的信号是不同的，以8088为例来介绍。按照引脚信号的功能，可分为以下几类：1、数据和地址引脚，202、读写控制引脚，83、中断请求和响应引脚，34、总线请求和响应引脚，25、其它引脚，751、数据和地址引脚AD7～AD0：地址/数据复用引脚，双向，三态；(8)在进行读/写操作时，当在CPU总线周期的T1状态时，作地址总线输出(A7～A0)，在其他T状态均作为双向数据总线使用。A15～A8：地址引脚，输出，三态；(8)，作地址总线输出。A19/S6～A15/S3：地址/状态复用信号输出引脚，输出、三态；(4)在总线周期的T1状态时，用来输出地址的高4位，而在其他T状态时，用来输出状态信息；S6=0，指示8086当前与总线连通；S5=1，表示当前允许可屏蔽中断，=0，则禁止一切可屏蔽中断；S4、S3，用来指明当前使用的段寄存器。00：当前正在使用ES；01：当前正在使用SS；10：当前正在使用CS，或未用任何段寄存器；11：当前正在使用DS2、读写控制引脚MIO/：存储器或I/O端口控制信号，三态，输出；(1)这是CPU区分进行存储器访问还是I/O访问的输出控制信号。当为低电平时，表明CPU要进行存储器的读写操作；如为高电平，表明CPU要进行I/O端口的读写操作。ALE：地址锁存允许信号，输出，三态，高电平有效，(1)当为高电平时，表示CPU地址线上的地址是有效的，因此，作为锁存控制信号将20位地址锁存到地址锁存器中。DEN：数据允许输出信号引脚，输出，三态，低电平有效；(1)当该信号有效时，表示数据线上的数据是有效的，常为总线收发器8286提供一个控制信号，表示CPU当前准备发送或接收一项数据。RDT/：数据传送方向控制信号，输出，三态；(1)用来控制数据的传送方向，当为高电平时，则进行数据发送，否则，进行数据接收。在DMA方式时，该信号被浮空，为高阻状态。RD：读信号，输出；(1)低电平有效，用以指明要执行一个对内存单元或I/O端口的读操作，具体是读内存单元，还是读I/O端口，取决于IOM/控制信号。6WR：写信号，输出；(1)低电平有效，与MIO/配合实现对存储单元、I/O端口所进行的写操作控制。0SS：系统状态信号，输出；(1)与MIO/、RDT/决定最小模式下当前总线周期的状态。READY（Ready）:“准备好”状态信号，输入引脚；(1)高电平有效，“Ready”输入引脚接收来自于内存单元或I/O端口向CPU发来的“准备好”状态信号，表明内存单元或I/O端口已经准备好进行读写操作。该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。3、中断请求和响应引脚NMI：非屏蔽中断引脚，输入；(1)非屏蔽中断信号是一个由低到高的上升沿，不受中断系统允许标志IF的影响，也不能用软件进行屏蔽。一旦该信号有效，则执行完当前指令后立即响应中断。INTR：可屏蔽中断请求信号引脚，输入；(1)高电平有效，当INTR=1，表示外设向CPU发出中断请求，CPU在当前指令周期的最后一个T状态去采样该信号，若此时，IF=1，CPU响应中断，执行中断服务程序。INTA：中断响应信号，输出，低电平有效；(1)是CPU对中断请求信号INTR的响应。4、总线请求和响应引脚MIO/RDT/0SS操作100发中断响应信号101读I/O端口110写I/O端口111暂停000取指令001读内存010写内存011无作用7HOLD(HoldRequest):总线保持请求信号，输入；(1)高电平有效。这是系统中的其它总线部件向CPU发来的总线请求信号输入引脚。HLDA（HoldAcknowledge）:总线保持响应信号，输出；(1)高电平有效，表示CPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。5、其它引脚Reset：系统复位信号，输入，高电平有效；(1)8086CPU要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标志寄存器PSW、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序。复位操作的时序图如下图所示：复位后CPU内部寄存器的状态见P44表2-2TEST(Test):测试信号，输入引脚；(1)，低电平有效,TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。MN/MX：最小/最大模式控制信号，输入；(1)该输入引脚电平的高、低决定了CPU工作在最小模式还是最大模式，当该引脚接+5V时，CPU工作于最小模式下，当该引脚接地时，CPU工作于最大模式下。CLK/(Clock)：时钟信号，输入；(1)时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为低电平，为CPU和总线控制逻辑电路提供定时手段。+5V电源和地；(3)四、8086/8088的功能结构其内部结构框图见书上46页图2-6。从结构图上可以看到，由两大部分构成：执行部件EU和总线接口部件BIU。这两部分完全独立，在CPU内部承担不同的任务。1、总线接口部件BIU81)功能：负责与存储器、I/O端口传送信息；从内存取指令送到指令队列。CPU执行指令时，要配合EU从指定的内存单元或外设端口中取数据，并将数据传送给EU或把EU的操作结果传送到指定的内存单元或外设端口。2)BIU的组成四个段地址寄存器：CS(代码段)，DS(数据段)，ES(附加段)，SS(堆栈段)，16位寄存器；用来存放段地址，与有效的地址偏移量一起，可确定内存的物理地址，SP，BP，DI，SI用来存放偏移地址；这4个段地址使用专一，不可互换，一般情况下，DS和ES需要在程序中设置初值。16位指令指针寄存器IP；存放下一条要执行指令的偏移地址（有效地值EA），IP的内容是由BIU自动修改，通常是+1修改，但在执行转移指令时，BIU装入IP的则是目标地址。20位的地址加法器。用来产生20位物理地址，8086/8088可用20位地址寻址1M字节的内存空间，而CPU内部的寄存器都是16位，因此需要由一个附加的机构来计算出20位的物理地址，这个机构就是20位的地址加法器。例如：CS＝0FE00H，IP＝0400