第七章同步原理

1第七章同步原理7.1概述同步分类：模拟同步：载波同步码元同步（字同步、位同步）数字同步：帧同步（群同步）网同步如上图所示为点-点两路PCM/2DPSK数字电话系统，图中，sl1(t)、sl2(t)分别为m1(t)和m2(t)的抽样信号，cl(t)为编码器的时钟信号，f(t)为帧同步码。cl(t)、sl1(t)、sl2(t)及发载波cosωct由发同步器提供。收同步器包括载波同步器、位同步器及帧同步器，它们分别为接收机提供载波同步信号、位同步信号和帧同步信号。载波同步信号(相干载波)用于相干解调，位同步信号(位定时信号)cp(t)在抽样判决器、码反变换器、帧同步器、延时电路以及PCM译码器中作为时钟信号。2帧同步信号fs(t)提供一帧的起止时刻，以便对时分复用的各路信号进行分接。发同步器可由时序逻辑电路构成，比较容易实现。收同步器需从接收到的受噪声污染的信号中提取各种同步信号，比较难以实现。设cl(t)的频率为192kHz，sl1(t)、sl2(t)的频率为8kHz，则框图中的有关信号波形示意图如下图所示。图中，D11、D12分别为m1(t)的第1个和第2个抽样值的8位PCM码，D21、D22分别为m2(t)的第1个和第2个抽样值的8位PCM码，1110010为帧同步码。在数字通信网中，为了保证通信网中各用户之间可靠地进行数据交换，还必须实现网同步。本章重点介绍载波同步、位同步和帧同步。7.2载波同步对模拟已调信号和数字已调信号进行相干解调时，需要从接收信号中提取相干载波。一、外同步法（插入导频法）可在抑制载波双边带信号中插入导频，也可以在单边带信导中插入导频。当基带信号是模拟话音信号时，由于话音最低频率为300Hz，故在载频fc附近无连续谱，有利于插入导频。当基带信号是数字信号时，必须进行相关编码变换（如3第Ⅳ类、第Ⅴ类部分响应）再进行DSB调制。插入导频法的发端方框图、收端方框图及插入导频后DSB信号频谱如下图所示：收端解调：v(t)=u0(t)sinct)(212sin212cos)(21)(212sin212cos121)(cossinsin)(2tmtttmtmtttmttttmLPFccccccc说明：1、插入正交导频的目的：收端相乘器的输出V(t)中无直流。也可以插入同相导频，低通滤波器中加入隔直电容即可。2、插入导频信号的功率应比较小，否则就成为AM信号了。3、VSB信号一般在广播电视中采用，常用包络检波法解调。二、自同步法（直接法）介绍如何从2PSK信号中直接提取相干载波。1、平方法（1）、窄带滤波器法fC导频f2PSK信号e(t)cos2ctcosct-cosct2fc窄带带通平方二分频4象二分频产生相位模糊现)2cos1(21cos)()(222ttCosttmteccc（2）、锁相法一般采用模拟环，uo(t)超前于ui(t)中的2fc成分90°，二分频、移相后得到cosct或-cosct。2、同相正交环（Costas环）)sin()cos(cos)(21ececcitututtmuθθecemecemttmUuttmUu2sinsin)(2coscos)(43ememtmUutmUusin)(cos)(65edUu2sin7此即为环路的鉴相特性说明：1、上式中，Um、Ud为乘法器引起的信号幅度变化，当VCO的固有振荡频率与2PSK的载频非常接近且环路增益很高时，环路锁定后或0e，tttucccoscos)(1或。可见用同相正交环提取的载波也存在相位模糊现象。2、环路锁定后，)()()(5tmtmtu-或，考虑到噪声等因素，应对u5(t)进行抽样判决以再生数字基带信号。2PSK信号ui(t)PDLFVCOu0(t)cosct-cosct平方鉴相器环路滤波器压控振荡器二分频移相uiu1u2u3u4u6u5u7低通900移相VCOLPF低通53、用Costas环提取相干载波时，环路的工频率等于信号载频，用平方环时电路工作频率等于信号载频的二倍。三、载波同步系统的性能1、主要技术指标理想相干载波tccos与接收机输入信号载波同频同相，实际相干载波为)(costtnc，衡量其性能指标为：同步建立时间、同步保持时间、同步误差（相位误差）2、同步误差（相位误差）（1）、稳态相差：由固有频差（锁相环VCO的固有频率或振荡回路中心频率与载频之差）产生的。例：窄带滤波器QQQc00022（2）、随机相差θn(t)：由随机噪声产生。例：窄带滤波器QQPfnrSn421002由上述知，减小带通滤波器带宽（增大Q值），可减小随机相差、但增加稳态相差，可见，对Q要求是一对矛盾。减小环路自然谐振频率可减小随机相差，增大环路增益可减小稳态相差。3、同步建立时间ts和同步保持时间tc（1）、同步保持时间tc：载波同步器的输入信号丢失后，相干载波与输入信号载波之间的相位误差小于某一范围所持续的时间。用此时间内载波数表示。即：Nc=f0tc=0.318Q→Q大（2）、同步建立时间ts：电路接通后，相干载波与输入信号载波之间的相位误差小于某一范围所需时间，用此时间内载波数表示。即：Ns=f0ts=0.014Q→Q小减小带通滤波器的Q值，可减小ts但tc也减小，增大锁相环的自然谐振频率，可减小ts但tc也减小。6四、载波相位误差对解调性能的影响1、模拟通信⑴DSBsin)(21cos)(21cos)(21sin)(cos)(cos)(cos)(sin)(cos)()(tntntmttnttnttmttuttnttntnscLPFcsccccocscc输出信号功率：22cos)t(m41s输出噪声功率：)(41sin)(41cos)(41222220tntntnNcsc结论：(1)、载波相位误差使解调输出信号功率减小但不改变噪声功率，即输出信噪比下降。(2)、同理可证明，在AM相干解调中，载波相位误差也使输出信噪比下降。2SSB设ttmcos)(，上边带信号为tc)cos(，则相干解调输出为：sinsin21coscos21cos)cos()(tttttmLPFcco结论：(1)、第一项与m(t)成正比，但相位误差使信号功率下降。第二项与原信号正交，使基带信号产生畸变且越大畸变越大。(2)、与DSB系统一样，相位误差并不改变SSB解调器的输出噪声功率，因此载波相位误差使SSB解调器的输出信噪比下降且信号畸变。(3)、在VSB相干解调中也有上述现象发生。2、数字通信m(t)cosct+n(t)cos(ct+θ)uo(t)BPFLPF7显然，抽样判决器输入信噪比随载波相位误差变化的规律同模拟通信，故误码率增大。考虑载波相位误差后，对2PSK系统其误码率为：)cos2(rQPe相干解调)cos2(obenEQP最佳相干接收机7.3、位同步一、位同步方法从理论上说，位同步的实现方法也可分为插入导频法和直接法，但实际工程中，一般采用直接法，直接法又可具体分为滤波法和锁相环法。1.滤波法滤波法位同步器原理方框图如下图所示。图中，r(t)为数字基带通信系统接收滤波器的输出信号，也可以是相干接收机或非相干接收机中低通滤波器的输出信号。r(t)中无离散谱fs(fs=RB)，必须进行波形转换。波形变换器的输出信号ui(t)必须是单极性归零码，窄带带通滤波器将ui(t)中的频率等于码速率的离散谱提取出来。脉冲形成电路将正弦波信号uo(t)变为脉冲序列，再经移相处理后得到位同步信号cp(t)。cp(t)信号对准眼图的最佳抽样时刻。波形变换器可由比较器、微分器及整流器构成。考虑到噪声的影响，波形变换器各单元输出波形示意图如下图所示。8讨论：(1)、若无码间串扰且无噪声，则ui(t)脉冲的上升沿与各码元的起始时间对齐，它的频谱中包含有位同步信号重复频率的离散谱成分，滤波、脉冲形成及移相后可得到较理想的位同步信号。(2)、码间串扰和噪声使位同步器输出的位同步信号在一定范围内抖动。(3)、连1码或连0码个数越多，滤波器输出信号uo(t)的周期和幅度变化越大，位同步信号的相位抖动也越大。因此在基带传输系统中常采用HDB3码，在数字调制传输中常将信号源输出的数字基带信号进行扰码处理，以减少连1码和连0码的个数。(4)、波形变换器输出的单极性归零码的1码概率越大、波形变换器输入噪声功率越小、带通滤波器带宽越小，则用滤波法提取的位同步信号相位抖动越小。(5)、在最佳接收机中，位同步器的输入信号就是接收机的输入信号，位同步器的构造方法视具体情况而定。2.锁相环法(1)模拟锁相环模拟锁相环要求输入一个正弦信号或周期和幅度不恒定的准正弦信号。环路对此输入信号可等效为一个带通滤波器，其品质因数Q=LsBf，式中，fs为环路工作频率即位同步信号重复频率，BL为环路带宽。BL正比环路自然谐频率ωn。可以通过合理的环路设计，使环路的等效带通滤波器带宽小至几赫兹，从而使位同步信号相位抖动足够小。(2)数字锁相环数字锁相环由数字电路构成，也可由软件构成或某些部件由软件完成。常见的数字锁相环位同步器原理方框图如下图所示(不包括数字环路滤波器DLF)。9图中，N0次分频器、或门、扣除门和附加门一起构成数控振荡器(DCO)，此环路的基本原理是：相位比较器(鉴相器)输出的两个信号通过控制常开门和常闭门的状态，改变N0次分频器输出信号的周期(一次改变2π/N0)，使环路逐步达到锁定状态。这种锁相环的同步建立时间比较长，当需要快速建立同步信号时，可用下面所示的快速捕捉数字锁相环。由数字电路构成的鉴相器(PD)与量化器一起构成数字鉴相器(DPD)。PD的输出脉冲宽度可在(0,Ts)之间变化，Ts为码元宽度。量化器输出Nd为(0～N0)间的离散值。数字环路滤波器(DLF)对Nd进行处理，以减小信道噪声的影响。分频器的分频比等于Nc，Nc可为(0～N0)之间的任意值。当环路锁定时Nc=N0，分频器(DCO)输出信号相位不变。当环路失锁时，改变分频器的分频比，从而调整其输出信号的相位，使环路进入锁定状态。量化器及DLF可由软件完成，整个锁相环可放在一个可编程逻辑器件内。数字锁相环的输入信号可以是单极性归零码，也可以是单极性非归零码，因为鉴相器是通过比较输入信号和反馈信号的上升沿来决定相位误差的大小，所以无需判定输入信号是否含有离散谱分量。设无DLF则上图所示环路工作原理可以用如下波形说明。uiudNd的的DdDDDD的DdNCC位同步脉冲fc=N0fSDPDPD量化器DLF分频器uo开环状态Nd≠No/210-11uiuoudNduoudNdNd+No/2No/2闭环10环路的时钟频率fo的标称值等于NofS，但实际值与N0fS有一定误差，故DCO输出频率与码速率也有一定误差，这种误差导致位同步信号的相位抖动。另外，连“1”或连“0”个数越多，位同步相位抖动也越大。这种抖动是由环路的工作特点决定的。在两次鉴相之间，DCO不受控制，因此上述频差必然造成DCO输出信号相位偏离码元中间。连“1”或连“0”个数越多，两次鉴相之间的时间间隔也越大，因此位同步信号相位偏移也越大。模拟锁相环的工作频率最高，抗噪声性能最好。数字锁相环的工作频率低于模拟环，因为它的时钟信号频率fo=NofS，为使同步信号的相位误差足够小，No必须足够大，但高稳定度晶体的工作频率fo的上限一般为几十MHz，所以位同步信号频率fS不可能很高。二、位同步系统性能用窄带带通滤波器、模拟锁相环以及电荷泵锁相环构造的位同步器的同步误差、同步建立时间以及同步保持时间与滤波器Q值、环路自然潜振频率之间的关系同载波同步系统。下面介绍数字锁相环位同步系统的性能指标(1)同步建立时间ts最大起始相差为π或