电子系统课程设计报告

电子系统课程设计报告频率合成器设计姓名:专业:班级:学号:指导老师:2011-06-24目录一、设计的任务…………………………1二、设计的要求…………………………1三、所用的单元电路……………………2（1）555时基电路……………………………2（2）CD4046锁相环电路………………………3（3）频率倍增电路……………………………四、选用的元器件及计数参数…………五、电路的组装和调试过程……………六、频率合成器设计的心得体会………七、设计所用的总电路图………………一、设计的任务利用锁相环设计一个频率合成器，倍频大小可自行决定所用的芯片分别为CD4522两片、CD4046一片、555一片二、设计的要求（1）掌握VCO压控振荡器的基本工作原理，加强对基本锁相环工作原理的理解。（2）熟悉锁相环式数字频率合成器的电路组成和工作原理。（3）强化实用电路设计的方法和技巧以便进一步掌握电子工艺，建立良好的工程意识。（4）利用锁相环制成的频率合成器由锁相环、可变编程分频器组成，从锁相环路鉴相器的一个输入频率fin由锁相环VCO输出频率fout，经可编程式分频器N分频得到fout/N，送入鉴相器另一输入端，当环路锁定时有f=fout/N=fout/M即fout=Nfin改变分频系数N，可得不同频率信号输出（5）设计原理框图：输出基准信号1HZ或1KHZ锁相环电路8421BCD码可编程任意进制计数器8421BCD码可编程任意进制计数器三、所用的单元电路（1）555时基电路1、555芯片引脚图及引脚描述555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。1脚为地。2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。5脚是控制端。7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。2、555集成电路的框图及工作原理555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。由于它工作可靠、使用方便、价格低廉，目前被广泛用于各种电子产品中，555集成电路内部有几十个元器件，有分压器、比较器、基本R-S触发器、放电管以及缓冲器等，电路比较复杂，是模拟电路和数字电路的混合体，如图1所示。3、555芯片管脚介绍555集成电路是8脚封装，双列直插型，如图2(A)所示，按输入输出的排列可看成如图2(B)所示。其中6脚称阈值端(TH)，是上比较器的输入；2脚称触发端(TR)，是下比较器的输入；3脚是输出端(Vo)，它有O和1两种状态，由输入端所加的电平决定；7脚是放电端(DIS)，它是内部放电管的输出，有悬空和接地两种状态，也是由输入端的状态决定；4脚是复位端(MR)，加上低电平时可使输出为低电平；5脚是控制电压端(Vc),可用它改变上下触发电平值；8脚是电源端，1脚是地端。4、555振荡器电路(无稳电路)由555定时器构成的多谐振荡器如图9(a)所示，其工作波形见图9(b)。接通电源后，电源VDD通过R1和R2对电容C充电，当Uc1/3VDD时，振荡器输出Vo=1，放电管截止。当Uc充电到≥2/3VDD后，振荡器输出Vo翻转成0，此时放电管导通，使放电端(DIS)接地，电容C通过R2对地放电，使Uc下降。当Uc下降到≤1/3VDD后，振荡器输出Vo又翻转成1，此时放电管又截止，使放电端(DIS)不接地，电源VDD通过R1和R2又对电容C充电，又使Uc从1/3VDD上升到2/3VDD,触发器又发生翻转，如此周而复始，从而在输出端Vo得到连续变化的振荡脉冲波形。脉冲宽度TL≈0.7R2C，由电容C放电时间决定；TH=0.7(R1+R2)C，由电容C充电时间决定，脉冲周期T≈TH+TL。f=1/（R1+2R2）Cln2fMax=1/R1(C1+32PF)C1大于10PF,R1大于10K（2）CD4046锁相环电路CD4522是通用的CMOS锁相环集成电路，其特点是电源范围为3V-5V,输入阻抗约100欧，动态功耗小，在中心频率f0为10KHZ下功耗仅为600Uw,属微功耗器件，CD4046锁相的意义是相位同步的自动控制，功能是完成两个电信号相位同步的自动控制闭环系统叫做锁相环，它由相位比较器、压控振荡器、低通滤波器三部分组成。1脚相位输出端，2脚相位比较器1的输出端，3脚比较信号输入端，4脚压控振荡器输出端，5脚禁止端，6、7脚外接震荡电容，8、16脚电源的负端和正端，9脚压控振荡器的控制端，1162153144135126117108910脚解调输出端,11、12脚外接震荡电阻，13脚相位比较器2的输出端，14脚信号输入端，15脚内部独立的齐纳稳压管负极CD4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充放电电容C1接在6脚和7脚之间，调节电阻R1阻值即可调整振荡器频率，振荡方波信号从4脚输出，振荡频率变化范围在20HZ-2KHZ.。（3）频率倍增电路可预置1/N计数器CD4522工作原理：CD4522计数器的CP端和EN端均为输入脉冲端，电路规定：当EN低电平时，输入脉冲应加至CP端，且为上升沿触发，CD4522的D0-D3是预置数输入端，与串并转换器74LS164的输出相连，PE时预置允许端，当PE=1时，不管原计数器状态如何，立即将D0-D3的状态置入计数器。Cr是计数器强制复0端。CD4522的oc端是全0信号输出端，仅当计数器状态为“0000”且CF为1时，oc才输出1，CF是级联反馈端，他们分别于前一级的Oc端相连。这样当前级计数器为“0000”状态时，其OC=1的信号就反馈到下一级的CF端，使CF为高电平。可预置为1-10000分频的除法器。频率合成电路也称频率合成技术，它由锁相环CD4046和可编程计数器CD4522构成，由二片CD4522形成二位可任意分频（从CD4522的P0P1P2P3口输入），从左到右，依次对应个位、十位。假设P11P10⋯⋯P1P0口的数据为010100000000，相当于给可编程计数器输入500，也就是二片CD4522构成了500分频，同时在CD4046的14脚加入1Hz的标准信号。根据锁相环稳频的原理CD4046的3脚的频率也应为1Hz，故可推导出CD4046的4脚的输出频为500Hz，这样就完成了一个500Hz频率的波形输出。当二片4522构成N分频时，此时fout=Nfin。四、选用的元器件及计算参数1、电路板一块，2、导线诺干，3、CD4522芯片两片及两个底座，4、CD4046芯片一片及一个底座，5、555芯片一块及一个底座，6、电容四个分别是2.2uF、100pF、0.02uF、10uF,7、电阻六个分别为100K、1M、10K、460欧姆、47K、47K,8、发光二极管两个五、电路的组装和调试过程六、频率合成器设计的心得体会1、电路的组装过程是复杂的，在经过将近一天半的焊接和一整个下午的调试实验总算完成。在自己看来是还可以的，但作为一个学电子的学生而言还远远不够，因为就单单的焊接我就已经很不过关（焊接的点过于繁锁、焊接所用的焊锡丝过多等），何况我的整个电路布局很不恰当（在电路板上时不时就有一根导线横穿而过，这对于电路而言是致命的缺点，他很有可能导致整个电路停止工作，既影响电路工作又不美观）。就单单这些已经让我觉得有很多东西自己要去学习。2、纵然在实验的过程中有许多的麻烦，如实验的布局、各参数的计算、以及元器件的选择、焊接过程的繁琐等等，可当看见结果呈现在自己的眼前时什么都忘却了，内心只有喜悦，或许这就是成功的诱惑吧！这更加让我对学习增加了热情。3、通过这次课程设计让我明白了好多事情多要去亲身体会，这样才能真正明白其中的酸甜苦辣。4、电子的应用是无穷的它遍布我们的生活，集成技术使电路简便方便运用