您好,欢迎访问三七文档
当前位置:首页 > 行业资料 > 其它行业文档 > EDA数字频率计课设报告资料
EDA课程设计第1页共28页简述随着数字电子技术的发展,频率测量成为一项越来越普遍的工作,因此测频计常受到人们的青睐。目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现,然而单片机的时钟频率不高导致测频速度比较慢,并且在这种设计中,由于PCB版的集成度不高,导致PCB板走线长,因此难以提高计数器的工作频率。为了克服这种缺点,大大提高测量精度和速度,我们可以设计一种可编程逻辑器件来实现数字频率计。EDA技术是以大规模可编程逻辑器件为设计载体,以硬件语言为系统逻辑描述的主要方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件设计的电子系统到硬件系统的设计,最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。以QuartusⅡ软件为设计平台,采用VHDL语言实现数字频率计的整体设计。伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品自动化设计的技术,它与电子技术,微电子技术的发展密切相关,它吸收了计算机科学领域的大多数最新研究成果,以高性能的计算机作为工作平台,促进了工程发展。EDA的一个重要特征就是使用硬件描述语言(HDL)来完成的设计文件,VHDL语言是经IEEE确认的标准硬件语言,在电子设计领域受到了广泛的接受。EDA课程设计第2页共28页目录1.设计概述.......................................................................................................31.1工作原理..............................................................................................31.2原理框图...............................................................................................41.3原理波形图...........................................................................................42.设计思路.....................................................................................................52.1时基的设计........................................................................................62.2计数器的设计.......................................................................................62.3模块的划分...........................................................................................62.3.1频率计计数模块.......................................................................62.3.2锁存器模块...............................................................................62.3.3分频器模块...............................................................................72.3.4按键消抖...................................................................................72.3.5显示模块....................................................................................72.3.6顶层VHDL程序.......................................................................73.方案分析与对比.........................................................................................84.单元模块仿真.............................................................................................94.1频率计计数模块................................................................................94.2锁存模块...............................................................................................94.3分频模块.............................................................................................104.4显示模块.............................................................................................104.5防抖电路模块.....................................................................................104.6总体电路仿真.....................................................................................115.硬件仿真结果...........................................................................................135.1引脚锁定..........................................................................................135.2实验结果..........................................................................................146.心得体会....................................................................................................147.参考文献...................................................................................................15EDA课程设计第3页共28页1.设计概述1.1工作原理众所周知,频率信号易于传输,抗干扰性强,可以获得较好的测量精度。因此,频率检测是电子测量领域最基本的测量之一。频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数,即闸门时间为1s。闸门时间可以根据需要取值,大于或小于1s都可以。闸门时间越长,得到的频率值就越准确,但闸门时间越长,则每测一次频率的间隔就越长。闸门时间越短,测得的频率值刷新就越快,但测得的频率精度就受影响。一般取1s作为闸门时间。数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、分频电路和显示电路。EDA课程设计第4页共28页1.2原理框图测频原理方框图1.3原理波形图脉冲形成电路闸门电子计数器门控电路分频电路时基信号发生器fxEDA课程设计第5页共28页频测原理工作时间波形2.设计思路根据频率计的频测原理,可以选择合适的时基信号即闸门信号,对时基TEDA课程设计第6页共28页输入被测信号脉冲进行计数,实现测频的目的。在进行设计之前,首先搞清楚在什么情况下是测频率,其实就是一个选择合适的时基信号的问题。2.1时基的设计输入信号是随意的,没法预知其频率是多少,如何选取频率计提供的基准信号是关键。测频率时,在某个档位进行测量的时候,就需要提供该档的时基。2.2计数器的设计各个档位之间的转换因遵循设计要求,要根据在时基有效时间内的计数值进行判断。计数值可以定义成一个整型信号,这样计数器计数(即加1)就十分方便,只要使用语句“计数器=计数器+1”;就可以。但是这个计数器值要作为显示输出,就要将这个计数器用个位、十位、百位、千位分开表示,而且要遵循加法“逢十进一”的规则。这样可以直接通过7段数码管显示。因为在不同的档位,小数点的位置是不同的,所以小数点的显示以所在档位为判断条件。2.3模块的划分2.3.1频率计计数模块本部分电路完成输入信号在1K~9999KHZ之间的被测信号的计数功能,其中enable是使能信号,高电平有效cp3是闸门信号,input是被测信号,reset是复位信号,低电平有效,play0~play3是4位BCD显示输出,用于显示0~9的数值,decimal是小数点输出位。2.3.2锁存器模块该部分电路用于对计数器计数进行锁存,保证计数模块的数值能正确的输出并进行显示。EDA课程设计第7页共28页2.3.3分频器模块2.3.4按键消抖该模块是按键防抖电路,保证按键输出稳定信号。其中key为按键信号,cp为按键有效时长,imp为信号输出端。当按下按键给出一个高电平时,输出信号会在cp的一个周期内给出一个高电平。2.3.5显示模块该模块是描述动态扫描数码管显示程序,cp1是一个200HZ的扫描频率,p0~p3为四个数码管显示的十进制数,show为数码管的输出段选信号,sel为数码管的片选。Low和overflow为两个状态显示。2.3.5显示模块2.3.6顶层VHDL程序在各个子模块设计好之后,还需要一个顶层文件将它们联系起来,构成一个完整的系统,如此才能具备测频的功能。EDA课程设计第8页共28页3.方案分析与对比方案一:采用小规模数字集成电路制作被测信号经过放大整形变换为脉冲信号后加到主控门的输入端,时基信号经控制电路产生闸门信号送至主控门,只有在闸门信号采样期间内输入信号才通过主控门,若时基信号周期为T,进入计数器的输入脉冲数为N,则被信号的测频率其频率F=N/T,方案二:采用单片机进行测频控制单片机技术比较成熟,功能也比较强大,被测信号经放大整形后送入测频电路,由单片机对测频电路的输出信号进行处理,得出相应的数据送至显示器显示。采用这种方案优点是呆以依赖地成熟的单片机技术、运算功能较强、软件编程灵活、自由度大、设计成本也较低,缺点是显而易见的,在传统的单片机设计系统中必须使用许多分立元件组成单片机的外围电路,整个系统显得十分复杂,并且单片机的频率不能做得很高,使得测量精度大大降低。方案三:采用现场可编程门阵列(FPG
本文标题:EDA数字频率计课设报告资料
链接地址:https://www.777doc.com/doc-226815 .html