杨静-EDA设计实验报告

EDA设计实验报告——多功能数字钟设计学生姓名：杨静学生学号：114101000083指导老师：蒋立平完成时间：2015年5月目录摘要.......................................................................3一、实验任务及要求.......................................................................................................................51、实验内容..............................................................52、设计基本要求..........................................................5二、原理框图与模块规划...............................................................................................................6三、多功能数字钟各子模块设计...................................................................................................91、脉冲信号发生电路......................................................92、计时电路模块.........................................................123、校时校分电路模块.....................................................154、译码显示电路.........................................................155、消颤电路设计.........................................................166、整点报时电路设计.....................................................167、多功能数字钟模块整合.................................................18四、调试仿真与编程下载.............................................................................................................19五、实验问题与解决方法.............................................................................................................20六、实验收获与感受.....................................................................................................................21七、参考文献.................................................................................................................................22摘要随着科技的进步，作为记录时间工具的数字钟被赋予越来越多的功能，也愈发成为我们生活中不可或缺的一部分。本文的主要内容便是多功能数字钟的设计，其具有24小时计时，校时校分，时间清零，时间保持，整点报时的功能。首先文章介绍了实验的内容和要求，并对多功能数字钟的设计原理进行了介绍。实验采用分模块设计最终整合的方法，对每一个模块进行封装，最终整合成一个总体的实验电路，完成多功能数字钟所要求的功能。接着文章介绍了具体的试验方法和步骤。我们利用可编程逻辑器件（FPGA），在QuartusII7.1软件上进行设计与仿真。我们先是设计分频电路，对实验箱上的48MHZ信号进行分频得到所需频率信号，接着设计计时和译码显示电路，利用软件的仿真功能验证模块设计的正确性。然后分别设计校分校时电路，保持清零电路，整点报时电路模块，仿真验证各模块的正确性。最后将各个模块整合，组合成完整的数字钟电路。最后在对电路的引脚进行分配后，下载到SmartSOPC试验系统中，验证电路的设计是否正确。关键词：数字钟，FPGA，QuartusII，SmartSOPCSummaryWiththerapiddevelopmentoftechnology,digitalclock,asatime-recordingtool,hasbeenattachedtoanumberofotherfunctions,whichmakesitanincreasinglynecessarypartofourdailylife.Inthisessayamulti-functiondigitalclockisdesigned,whichhasthefunctionsof24-hourtimer,timeadjustment,timecleared,time-maintaining,hourlychimeandalarm.First,thecontentanddemandsofexperimentispresentedintheessay,thedesignprincipleofmulti-functiondigitalclockisalsointroduced.Themethodofmoduleintegrationafterdesigningandsimulatingeachmoduleistakentoimplementtheexperiment.Afterpackagingallmodule,allthemodulesareintegratedtorealizethefinalelectriccircuits,implementingallthedemandsofmulti-functiondigitalclockdesign.Second,themethodandstepsoftheexperimentispresented.Usingprogrammablelogicdevices,theelectriccircuitsaredesignedinsoftwareQuartusIItorealizethemulti-function,whichiscalledFPGA.Firstly,thefrequencydividingcircuitisdesignedtogetthefrequencyrequiredbydividingthefrequencyof48MHZfromtheexperimentbox.Then,thetimingcircuitanddecoding-and-displaycircuitarealsodesigned,whichareallsimulatedinsoftwaretotesttheirvalidity.Afterall,thetimeadjustmentcircuit,thetimemaintaincircuit,thetimeclearedcircuitandthealarmcircuitarealsodesigned,whicharesimulatedinthesoftwaretotesttheircorrectness.Afterpackagingallthecircuitsintomodules,themodulesareintegratedtofinishthemulti-functiondigitalclockdesign.Last,thefinalcircuitisdownloadedtotheSmartSOPCexperimentsystemtotestitsvalidityafterassigningallthepinsofthefinalcircuits.Keywords:DigitalClock,FPGA,QuartusII,SmartSOPC一、实验任务及要求1、实验内容题目简介：设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。利用QuartusII7.1软件设计一个多功能数字钟，并下载到SmartSOPC实验系统中,进行仿真和调试。2、设计基本要求1）能进行正常的时、分、秒计时功能；2）分别由6个数码管显示时分秒的计时；3）K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4）K2是系统的清零开关（K2=0正常工作，K2=1时钟的分秒全清零）；5）K3是系统的较时开关（K3=0正常工作，K3=1时可以快速较分）；6）K4是系统的校分开关（K4=0正常工作，K4=1时可以快速较分）。7)使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”时报时频率为500Hz,59’59”时报时频率为1KHz,）；二、原理框图与模块规划数字钟的基本功能是计时电路，因此必须获得足够精确振荡时间的脉振信号，以此作为计时电路的基础，实验中提供的振荡频率源为48MHZ，通过程序分频获得所需脉冲频率（1Hz,500Hz,1KHz）。为产生秒位，设计一个模60计数器，对1HZ的频率进行秒计数，分别产生秒个位和十位；为产生分位，通过秒位的进位控制分的模60计数器的使能端，分位也由模60计数器构成；为产生时位，通过分位的进位控制时的模24计数器的使能端，时位由模24计数器构成。显示功能是通过数值选择器器、译码器、码转换器和7段显示管实现的。校分校时功能由防抖动开关（D触发器）、逻辑门电路实现。其基本原理是通过逻辑门电路控制分计数器的使能端，当校分校时开关断开时，使能端由低位计数器提供；当按下校分校时开通时，分计数器的使能端处于高电平，使计数器在1HZ脉冲驱动下可快速计数。为实现稳定调节时，采用防抖动开关（由D触发器实现）克服开关接通或断开过程中产生的一串脉冲式振动。保持功能是通过逻辑门和防抖动开关（由D触发器实现）控制秒计数器的使能端实现的。正常情况下，开关不影响秒计数器的使能端即秒正常计数，当按下开关后，使能端为低电平，秒计数器处于不工作状态从而实现计时保持功能。清零功能是通过控制计数电路模块的清零端的高低电平来实现的。只需使清零开关按下时计时模块内各个模块计数器的清零端均接入有效电平，而清零开关接低电平时各清零端均为无效状态。整点报时功能可以通过组合逻辑电路实现。当计数器的各位呈现特定的电平时，可以选通特定的与门和或门，将指定的频率信号送入蜂鸣器中，实现在规定的时刻以指定频率发音报时。整个多功能数字钟的原理框图如下图所示。图2.1多功能数字钟原理框图系统的主要功能模块简单介绍：2.1信号产生模块实验中提供的是48MHz信号，因此，要产生1Hz的秒脉冲信号、1KHz的动态显示频率和2Hz的闹钟校准频率等，就必须对48MHz信号进行分频。实验中通过一个模48的计数器和两个模1000的计数器实现。并采用74161计数器设计模48计数器，74160BCD码计数器来设计模1000。2.2计时模块要产生分和时的信号，就必须设计一个模24或模12的计数器、一个模7的计数器和两个模60的计数器。然后，将这些计数器合理连接起来，便可设计出一个基本的