数字通信系统数据纠错方法研究

数字通信系统数据纠错方法研究内容摘要：通信系统包括数字通信系统和模拟通信系统，其实除了传统的通信外，对于现在的计算机拥有很强的数据处理能力以及数据分析能力，数据在计算机各部分的传递就是通信，不管什么样的通信，对通信系统的传输的可靠性需要较高的要求。我国的通信系统正处于世界通信系统的领先地位，其规模和水平已经达到国际水平，但是有些问题仍难以突破也就是数据传输的可靠性，所谓可靠性其实就是数据在信道传输的时，能够对外界噪声干扰所造成的错误数据，接收端能够发现并且纠正这些错误的性能。这性能系统叫做差错控制系统，完成差错控制系统的主要方式一是对传输的信息进行编码，利用代数的方法给信息提供一切保护数据，完成这些保护数据与传输数据之间建立一种互相约束的关系，从而完成编码。差错控制包含两种类型，一是“反馈纠错”，二是“前向纠错”，从这两类纠错方式又衍生出了“混合纠错”。关键词：数字通信系统传输数据编码纠错前言现在对于数字通信系统传输数据纠错这块，在日新月异的当今社会拥有许多方式方法，这里通俗的简介了一种纠错方式就是差错控制纠错方式。对于数字通信系统数据纠错方法其实有很多，如提高发送信号的功率，提高接收端的信号噪声比，或者采用编码方法进行控制，前者通常都会受到条件的限制，并不能在任何情况下都能采用。对于采用编码方法进行控制，它是简历在Shannon理论基础上的，近几十年发展较为快速的差错控制编码技术，采用对信息编码提高发送功率有效地抑制噪声信号在接收端的干扰，从而更有效地在噪声信号中提取并恢复你所需要的传输信号。总而言之，提高发送信号功率与差错控制编码是等价的。1绪论1.1差错控制编码的简介当今世界需要的通信系统是必须具备能够自行发觉发错的能力以及自身系统采取纠正错误措施的能力，以确保数据传输的可靠性，要尽可能的使差错控制在所我们能够直接的的小范围。在接收端对信号的差错进行编码并进行校验检查，判定在此过程传输一单位帧中有无产生了错误、差错。现在纠正错误的编码我们一般采用的是反馈重发的方式来进行检测和纠正。在此检测过程中需要接收方收完一个单位帧后向发送端反馈一个信息是否正确的反馈信息。使发送端能够在接受到发送端所发送出的反馈信号之后确定该帧已经被发送完毕，反之则需要一直重复发送信号直到接收端接收到正确信号为止。在传输信道传输数据时，外界噪声的影响以及数据传输不可能达到理论理想状态，对于一些传输数据的误差在接收终端是不可避免的。在基本原理的信息序列附加上监督码元从而使差错控制编码转换成纠错编码，通过冗余的码元，将毫无规则或者规则性不强的信号转化成为拥有规律的信号，差错控制译码是根据信号码元的规律来鉴别传输过程中是否产生错误，进而改正错误。大多数差错控制编码都是利用FPGA技术去实现，该课题主要是想通过比较一些编码技术的不同，发现它们之间的相同与不同支出，这样为适合领域找到适宜的编码提供便捷。该课题主要研讨循环冗余差错校验编码（CRC）、卷积码、线性码，利用FPGA去完成，而CRC校验的使用则是在程序库在数据存储和数据通讯等领域，确保数据的完整和正确性，我们就必须采用检测手段。CRC编码是诸多校验里比较常用的，CRC的全名为循环冗余校验，CRC的优点在于检测错误能力强，成本低，易于用编码器及检测电路实现。对于检错能力的高低来看，未能检测出错误几率仅为0.0047%以下，性能以及成本上筹划，都大大地优于奇偶校验及算数和校验等方式（参考文献）。1.2EDA技术综述当今社会大规模集成电路技术的不断拓新以及电子产品的飞速发展，EDA技术已经成为当今电子设计领域的主流，主要涉及有军事，医疗，民用电器等领域。电子技术CAD基础上我们衍生出了EDA计算机软件系统，EDA是在计算机上进行操作、运行、制图、仿真，EDA技术里面融汇了电子技术，处理器技术，信息处理技术以及智能化处理技术的新型技术的应用。利用EDA计算机软件系统，设计师可以对市场的需求并且可以从一些特殊的定义、合计出完整的电子系统，计算机系统可以替我们去出力大部分的工作，并且能够把电子产品从电路设计、细性能分析到设计出IC版图或PCB版图的整个完整经历的计算机上自动处理并且完成。2应用EDA技术实现差错编码控制技术通过在数字通信系统数据纠错方法利用差错编码控制技术，利用卷积码、CRC编码、线性码去完成数字通信系统的纠错。运用FPGA技术可以完成CRC编码应用，编写代码我们可以运用VDHL语言，一次进行编译，下载，仿真。2.1循环冗余差错控制校验码的设计在设计过程中，思路是采用至上而下的设计方式。根据整体的布局规划出模块外部功能，包括输入输出引脚定义和功能，也就是将小型芯片的功能布局完整，然后设计出芯片的外部特性以及功能，然后再完成芯片设计的细节问题。下面简介CRC编码通过工作原理，基本概念，原则，生成方法，算法，校验电路实现，这里仅仅是对原理简介。CRC即循环冗余校验码（CyclicRedundancyCheck）：是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。循环冗余检查（CRC）是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。3卷积编码的仿真3.1卷积编码的基本原理由一个有k入段、n输出端、m位移寄存器所构成的一个有限有记忆系统构成了卷积码的编码器，一般而言被称为时序网络。描述该类时序网络的方法有很多种，一般我们大致分为两类型，解析表示法与图形表示法。解析法包含有码多项式法、离散卷积法、生成矩阵法，我们运用不同的方式方法去描述卷积码编译码的过程，如码树法、矩阵法、状态图法以及篱状图法等，若我们采用不同的方法去描述卷积码的编码器则其与译码的方法有很大的关系。例，在代数译码时，采用矩阵法译码原理的描述和理解比较适宜。但是利用树码和网格图能够更明了的直观的了解概率译码的过程和译码的性能。类似的（n、k）线性分组码，卷积码也用生成矩阵和监督矩阵来叙述。（参考文献）3.2卷积编码的仿真信号流程可由内努力二进制生产器产生一个0,1等概序列来表示，通过卷积编码器对输入的二进制序列进行卷积编码，用BPSK调制方式对信号进行调制，再者加入信道噪声再通过BPSK解调后送入Viterbi译码器进行硬裁断译码，最后由误码统计后显示输出，然后经过数据选通器把最后的结果输出到工作区间。（参考文献）。3.3仿真模块的参数设置以及重要参数的意义完成建立仿真模块之后，需要对各个模块分别进行设置后进行运行仿真。有三项参数在贝努利二进制序列产生器模块中产生:第一项为probabilityofazero取值为0.5，则表示1和0呈现的概率是等价的。Initialseed表示随机种子数。不同的二进制序列由不同的随机种子数产生。一个特定的二进制序列由特定的随机种子产生。Sampletime=0.0002表示抽样时间，等同于输出的二进制序列符号持续时间为0.0002秒。Samplesperframe代表每帧的抽样数用来确定抽样点的多少。Frame-basedoutputs是用来决定帧的输出模式。（参考文献）。随后进行卷积编码器模块的运行和仿真，误比特统计模块的运行和仿真，数据选通器模块的运行和仿真，对参数进行记录以及对参数数据分析，参数的意义。3.4卷积编码器VDHL仿真波形分析仿真前设置输入信号序列为datain=“1111”,速率为32bit/s，对应的时钟为31.24us。其结果证明，卷积编码输出dataout=“11111010010000000001”所对应的速率为64bit/s,与理论分析结果一致。4线性分组码的FPGA实现4.1线性分组码的基本概念和原理以k个码元分成一个信息组的信息序列成为分组码。将信息组遵照一定的规律形成r个多余的码元则是编码器的任务，形成一切长为n=k+r的码子，我们拥有2k个信息组，不同信息组编码器将输出不同码字，2k个信息组拥有2k个不同的码字。长度为n的2k个码字集合称为一个（n,k）分组码，K表示信息位的数目，N表示码长，r=k/n成为分组码的码率，这个参数是非常重要的。将信息员所提供的二元信息序列分成等长的不同的信息组，若信息位长为k,信息组则可能有2k个取值。编码器则按照一定的规律，将输入的信息序列进行编制，编制成长度为n的码字，信息元为码字的前k位，信息组必须与字码相对应。若各个校验元与之前的k个信息源之间呈线性关系，那么该码为线性分组码。4.2线性码进行差错控制的仿真运用EDA技术绘制出仿真电路图，对电路图进行评估分析设计最优化，对仿真电路图各个模块进行测试评估，对测试出来的结果进行记录并且记录下重要参数以便对系统的性能进行优化。4.3线性分组码的误码率分析分析仿真结果，对其误码率进行分析，参数分析，写下各个参数代表其在此系统中的所代表的含义，以及对某一项参数进行性深入解析，加入不同的数据参数与参数之间进行比较，找出最优。4.4线性分组码编码的仿真结果记录仿真结果，书写结果报告，解析仿真波形分析，画出波形对波形进行分析。5结束语本课题对于数字通信系统数据纠错方法研究进行浅谈，总结出在现代通信中运用比较出差错控制编码具备的高性能优点，同时在现代通信系统中EDA技术的渗透，以及VHDL语言软件的运用还是有许多不足。基于VDHL语言、应用FPFA开发的差错编码控制技术有效地解决了现代通信问题中的传输错误以及传输错误中的纠正，信号传输的高效性得以保证。此次课程研究有许多不足，绘图并没有在此报告中体现，参数分析也不够具体，另外此次课程选用先进的EDA软件平台进行开发测试，将所有的程序进行编译和仿真实验，经过不断的测试，调试，总结出来差错控制编码是有效地解决数字通信系统数据纠错的良好渠道，确保信息的可靠性，完成信号的有效传输。总的来说，此次课设设计报告还是比较成功的，深入浅出，对自己也算是一种突破，对于在设计报告实验报告中出现的困难自己还是有刻苦的能力去寻找方法解决他。最后感谢孙活老师的给予我们这次实践的机会，让自己有所经验，以致于的毕业不会那么困惑。参考文献[1]潘松、黄继业.EDA技术与VHDL.清华大学出版社[2]侯伯亨、顾新。VHDL硬件描述语言与数字逻辑电路设计。西安电子科技大学出版社[3]黄载禄殷蔚华。通信原理。科学出版社[4]李白萍、吴文梅通信原理与技术人民邮电大学出版社[5]樊昌信、曹丽娜:通信原理,国防工业出版社,2006.7,P69-89