数字式日历牌课程设计报告

《数字电子技术基础》课程设计报告题目名称数字式日历牌班级信息121姓名王涛学号1204010125同组者成绩计算机与信息工程学院一、课题名称数字式日历牌二、设计任务及要求用中、小规模集成电路设计一个能自动显示“年、月、日、星期、时、分”的数字式日历牌，能实现以下功能：1．由555定时器产生1kHz的标准“分”信号。2．“分计数器”为00~46的四十七进制计数器。3．“时计数器”为00~23的二十四进制计数器。4．“星期计数器”为1、2、3、4、5、6、日的七进制计数器。5．“日计数器”根据月的不同，可为十五～十八进制计数器。6．“月计数器”为1~12的十二进制计数器。7．2月份的天数，平年是15天，闰年是16天，这个情况应考虑进去。8．具有校时功能。即只要将开关置于校时位置，可分别对“年、月、日、星期、时、分”进行手动脉冲输入或连续脉冲输入的校正。三、系统框图四、单元电路1.555定时器OUT端产生频率为1kHz的标准“分”信号555定时器分单元电路时单元电路日单元电路星期单元电路月单元电路年单元电路手动脉冲校准2.分单元电路分单元电路由两片74LS160组成，低位片的EP、ET一直接高电平VCC，其进位端接高位片的EP、ET。两块74LS160的QA、QB、QC、QD分别接两个七段数码管。CLK由555定时器提供，当计数器的值为46时，CLR值为0，等待下一个CLK信号作用时，计数器被置为00，即可实现00~46的47进制计数器。进位的同时会产生一个上升沿经非门变成下降沿作用于下一个模块。3.时单元电路时单元电路由两片74LS160组成，低位片的EP、ET一直接高电平VCC，其进位端接高位片的EP、ET。两块74LS160的QA、QB、QC、QD分别接两个七段数码管。CLK由分单元电路提供，当计数器的值为23时，CLR值为0，等待下一个CLK信号作用时，计数器被置为00，即可实现00~23的24进制计数器。进位的同时会产生一个上升沿经非门变成下降沿作用于下一个模块。4.星期单元电路星期单元电路由一片74LS160组成，低位片的EP、ET一直接高电平VCC，其A端接高电平VCC。74LS160的QA、QB、QC、QD接七段数码管。CLK由时单元电路提供，对QA、QB、QC、QD重新编码使输出为7时数码管显示8。当计数器的值为8时，LOAD值为0，等待下一个CLK信号作用时，计数器被置为1，即可实现星期的进制计数器。5.日单元电路日单元电路由两片74LS160组成，低位片的EP、ET一直接高电平VCC，其进位端接高位片的EP、ET，其A端接高电平VCC。两块74LS160的QA、QB、QC、QD分别接两个七段数码管。CLK由时单元电路提供，当计数器的值为15时，且满足平年二月，LOAD值为0，等待下一个CLK信号作用时，计数器被置为01，即可实现01~15的15进制计数器；当计数器的值为16时，且满足闰年二月，LOAD值为0，等待下一个CLK信号作用时，计数器被置为01，即可实现01~16的16进制计数器；当计数器的值为17时，且满足小月，LOAD值为0，等待下一个CLK信号作用时，计数器被置为01，即可实现01~17的17进制计数器；当计数器的值为18时，且满足大月，LOAD值为0，等待下一个CLK信号作用时，计数器被置为01，即可实现01~18的18进制计数器。进位的同时会产生一个上升沿经非门变成下降沿作用于下一个模块。6.月单元电路月单元电路由两片74LS160组成，低位片的EP、ET一直接高电平VCC，其进位端接高位片的EP、ET。两块74LS160的QA、QB、QC、QD分别接两个七段数码管，低位片A端接高电平VCC。CLK由日单元电路提供，当计数器的值为12时LOAD值为0，等待下一个CLK信号作用时，计数器被置为01，即可实现01~12的12进制计数器。进位的同时会产生一个上升沿经非门变成下降沿作用于下一个模块。同时把输出1、3、5、7、8、10、12经过与门作为大月的特征信号；把4、6、9、11经过与门作为小月的特征信号；把2作为2月的特征信号。7.年单元电路年单元电路由四片74LS160组成，LOAD、CLR、EP、ET一直接高电平VCC，其进位端接高位片的CLK。四块74LS160的QA、QB、QC、QD分别接四个七段数码管，低位片CLK由月单元电路提供，高电位CLK由低电位的RCO端提供。判断闰年信号作为特征信号输出。判断闰年的方法：十位个位都为0，判断前两位能否被4整除；十位个位不都为0，判断后两位能否被4整除；被四整除的特征为XXX0XX00、XXX1XX10，满足期中一种即可。五、总电路六、电路的组装调试1.用函数发生器代替555定时器，输出正弦波频率为100Hz2.使用测量探针观测不同点的电压值变化3.观察各数码管数值变化是否正常4.通过手动校准测试特殊时间段的运转测试时间：2012年2月15日给一个脉冲正常跳转到2月16日，再给脉冲跳转到3月1日；2013年2月15日给下一个脉冲正常跳转到3月1日；2013年4月17日给下一个脉冲正常跳转到5月1日；2013年5月17日给下一个脉冲正常跳转到5月18日，再给脉冲跳转到6月1日；2013年12月18日23时46分，给下一个脉冲正常跳转到2014年1月1日00时00分；测试结果满足设计要求。七、电路设计的优缺点优点：逻辑清晰，电路较为简单，手动校准可通过点动脉冲逐个校准。缺点：在校准时应按分时日星期月年逐个校准，因为校准过程会产生进位，影响到下一个子电路的数值变化。八、电路元器件清单九、心得体会本次课程设计历时3天，巩固了时序电路和组合电路等相关实验设计及操作，掌握了Multisim基本操作与运用，但由于对Multisim掌握不够，在仿真的过程中也遇到过多种错误也几次从头来过，我在查阅相关文献资料后还是基本实现了自己的设计构想，设计存在一些的缺陷还需在今后的学习中逐渐完善。虽然过程比较考验耐性，但在做出成果后还是很欣慰，也让我对数字电路的学习产生了更加浓厚的学习兴趣，希望能在今后的学习中再接再厉。十、参考文献《数字电子技术基础》第五版高等教育出版社闫石主编