数字式闹钟电路设计报告

数字式闹钟电路设计报告目录一．设计任务和要求……………………………………(1)二．设计方案的选择与论证……………………………(2)三．电路设计计算与分析………………………………(5)四．总结及心得…………………………………………(15)五．附录…………………………………………………(17)六．参考文献……………………………………………(18)1一．设计任务和要求数字式闹钟的具体要求如下：(1).时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。(2).具有快速校准时、分、秒的功能。(3).能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。2二．设计方案的选择与论证2.1数字闹钟的设计思想要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使得高频脉冲信号转变为适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。经过分频器输出的秒脉冲信号到计数器中进行技术。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要对计数器分别设计为60进制，60进制和24进制（本次我选作24进制）的，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，按“时”、“分”、“秒”顺序将数字显示出来。值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用自动快速调整和手动调整，“自动快速调整”可利用分频器输出的不同频率的脉冲使显示的时间自动迅速调整。“手动调整”可利用手动的节拍调准显示时间。基于要求本次采用了自动快速调整。数字闹钟要求有定时响闹的功能，故需要提供设定闹时电路和对比起闹电路。设时电路应共享译码器、驱动器到数字显示器，以便使用者设定时间，并可减少电路的芯片数量；而对比起闹电路提供声源，应具有人工止闹功能，止闹后不再重新操作，将不再发生起闹等功能。2.2数字闹钟组成框图及工作过程数字闹钟的组成框图如图1.1所示:分别由数码显示电路，计数器,校时电路，脉冲产生的分频器及振荡器，闹时设置电路和闹3时电路。它的工作过程：它共有5个开关：A—显示切换，B—手动止闹，C—设置闹时（小时），D—设置闹时（分钟），E（单刀双掷）—选择计时通路或校时通路（小时），F（单刀双掷）—选择计时通路或校时通路（分钟）。启动前，A、B、C、D都断开，E、F接正常计时通路；启动后，会有一个瞬间脉冲，导致显示不正常（此时闹时与计时数据相同），故需一次校准。校准时，先校准小时：E掷校时通路，当显示与外在时钟同样时，将E掷回正常计时通路；再校准分钟：F掷校时通路，当显示与外在时钟同样时，将E掷回正常计时通路。这样之后电路就有了正常计时功能。（注意：本电路不提供秒校准。）接下来使用闹钟功能。第一步，切换显示：将A连通；第二步，设置闹时：对小时设置—将C连通，闹时时计数器会提供计数，时显示器从0-9快速跳转，当达到想要小时时，将C断开，对分钟设置—将D连通，闹时分计数器会提供计数，分显示器从0-9快速跳转，当达到想要分钟时，将D断开；第三步，启动闹时：将B连通。这样就完成了闹时设置，之后就是等待蜂鸣器定时响闹。4图1-1：数字闹钟的原理框图其中设置闹时电路较复杂。它的框图如图1-2：图1-2闹时设置：正常显示与设时显示切换电路校时电路设置闹时电路振荡器设置闹时电路分计数器时计数器秒计数器分计数器时计数器5三．电路设计计算与分析3.1秒信号电路它是数字闹钟的核心部分，它的精度和稳度决定于数字钟的质量，通常使用晶体振荡器发出的脉冲经过整形，分频获得1Hz的秒脉冲。本次我选用多谐振荡器。多谐振荡器电路与分频电路如图1.3所示。此电路为计数器提供计数秒脉冲和计数器提供校时脉冲，并支持闹时电路的设时所需的快速脉冲。图1-3：多谐振荡器电路与分频电路由3脚输出频率：f=1/(R3+2R2)C1Ln2，电路中多谐振荡器的频率设计为2Hz，设置R3为58KΩ，R2为80KΩ，C1为3μF。f=1/(R3+2R2)C1Ln2=1/0.7(58+160)*3=2Hz调节大小可使频率为2Hz。多谐振荡器产生的2Hz脉冲信号经过由D_FF组成的分频器，进行2分频，输出1Hz的秒脉冲为计数器的计数脉冲。D触发器（D_FF）的引脚如图1-4所示：秒脉冲校时与设时6图1-4LM555CM555定时器的引脚图如图1-5所示：图1-5:D触发器引脚图3.2时、分、秒计数器秒信号经过秒计数器、分计数器、时计数器之后。分别传到显示电路，以便实现数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，为“时”计数器应为二十四进制。要实现这一要求，可选用的中规模集成计数器较多，这里使用了74LS390D。7a.六十进制计数器，它由两块中规模集成十进制计数器74LS390D，一块组成十进制，另一块组成六进制。组成起来就构成六十进制计数器，如图1-6所示六十进制计数器。图1-6:两块74LS390D构成的六十进制计数器b.二十四进制计数器。它由两块中规模集成计数器74LS390D构成。当高位出现0010状态，地位为0100状态，即计到第24个来自“分”计数器的进位信号时，产生反馈清零信号，如图1-7所示为二十四进制计数器。图1-7：两块74LS390D构成的二十四进制计数器83.3数码显示电路与显示切换电路选用器件时应注意译码器和显示器件相互配合。一是驱动功率要足够大，二是逻辑电平要匹配。为了节省空间和降低复杂度，此次我选用了一个集成显示器DVD_HEX，它有四个管脚，可以直接提供BCD码的译码和显示。而为了使电路在正常计时显示和设置闹时显示可以切换，我添加了切换电路。它的单元可实现如表1的逻辑功能。它的单元如图1-8切换开关计数单元数据设闹单元数据显示器输入00000010010101111000101111001111（计数单元数据为图中左端输入）图1-8：切换单元由表可容易看出切换单元是一个简单的数据选择电路。计数由秒计数器、分计数器和时计数器产生并分别输送到切换电路，再进入数码显示器。93.4校时电路在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。置开关在手动位置，分别对时、分进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。如图1-9所示为校时电路的校准分钟部分。实际上它就是一个单刀双掷的开关，切换电路时实现对“时”、“分”的校准。图中（校分），正常信号为1/60Hz，而校时信号为2Hz。图1-9：校时电路的校准分钟部分校时过程：开关掷校时通路，当显示与外在时钟同样时，将开关掷回正常计时通路。这样之后电路就有了正常计时功能。正常信号校时信号103.5闹时电路3.5.1闹时设置电路非常简单,我用了两个开关，一个用来设计小时，一个用来设计分钟。使用开关的选择电路特性，当掷设时信号（2Hz）时，可以让快速计数并暂存在闹时用的时计数器中（或分计数器）。3.5.2对比起闹电路用一组异或门将计时计数器中的即时数据与相应闹时计数器数据进行对比，没到闹时时，异或门输出必有一个是1，后经过NOR8输出为0，经一个与非门将两路NOR8输出相乘得低电平，故而BUZZER蜂鸣器不会响；当到闹时时，异或门输出必是0，后经过两路NOR8输出同为1，经一个与非门将两路NOR8输出相乘得高电平，故而BUZZER蜂鸣器会响。闹时一分钟功能的实现：由于我在设计闹时时只使用分计数器和时计数器，设置闹时的最低精度为1分钟，所以当电子钟到达闹时时，有一分钟的时间分位不会变，此时蜂鸣器响闹。当下一分钟的到来时，由于正常时间计数器的小时和分钟与闹时数据不一致而自动止闹—此期间刚好一分钟。人工止闹的实现：使用了一个开关，该开关在BUZZER蜂鸣器的一端，使用闹钟功能时，将开关闭合；停止闹时功能时，将开关断开，这也实现了“止闹后不再重新操作，将不再发生起闹”的功能。闹时电路如图1-10。11图1-10：闹时电路3.6总体电路数字闹钟已成为人们常生活中随处可见的物品，它一般由振荡器，分频器，译码器，显示器等部分组成。数字钟的应用非常广泛，应用于人家庭以及车站。码头。剧场，办公室等公共场所，给人们的生活，学习，工作，娱乐带来极大的方便，由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确，性能稳定，携带方便等特点，它还用于计时，自动报时及自动控制等各个领域。尽管目前市场上以有现成数字钟集成电路芯片，价格便宜这些都是数字电路中最基本的，应用最广的电路。数字电子钟的基本逻辑功能框图如下：它是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。他的计时装置的周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能。因此，一个基本数字钟主要由五部分组成。1555定时器原理：12晶体震荡器的作用是产生时间标准信号。数字钟的精度，主要取决于时间标准信号的频率及其稳定度。因此，一般用石英震荡器经过分得到。双极型555定时器由电阻分压器、比较器、基本RS触发器、双极型三极管T和输出缓冲器组成。2计数器原理：有了时间标准：“秒”信号后，就可以根据60秒为1分，60分为1小时，24小时为一天的计数周期，分别组成两个60进制，一个24进制的计数器。将这些计数器适当连接，就可以够成秒，分时的计数器，实现计时功能。74LS390D是一个同步加法计数器，在一个封装中含有可互换二/十进制计数器，其功能引脚分别为1～7.该74LS390D计数器是单路系列脉冲输入4路BCD码信号输出。分别由74LS390D组成60进制和24进制实现秒，分，时的正常计数。3译码和数码显示电路原理：译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码及数码显示电路输出信号的驱动下，显示出清晰直观的数字符号。而DVD_HEX更是直接实现了由BCD码到数码显示。4校时电路原理：实际的数字钟电路由于秒信号的精确性和不可能做到完全准确无误，加之电路中其他原因，数字钟总会产生其他原因，数字钟总会产生走时误差的现象，因此，电路中就应该有校准时间的功能的电路。如图1-11所示为数字闹钟整体电路。13图1-11:数字闹钟整体电路143.7数字闹钟逻辑电路基础知识3.7.1数制日常生活中，最常用的进位数制是十进制。而在数字系统中，多采用二进制数，有时也采用八进制数或十六进制数。电子钟设计用到的计数器只识别二进制数，因此这一节对数制进行说明。3.7.3十进制十进制特点是“逢十进一”，有0，1，2，3，4，5，6，7，8，9十个数码。一个数的大小决定于数码的位置，即数位。例如十进制数1995可写成展开式：1995=1*103+9*102+9*101+5*1003.7.3二进制二进制数的特点是“逢二进一”，只有0，1两个数码。从二进制数的特点可以看到它具有的优点。第一，只有两个数码，只需反映两种状态的元件就可表示一位数。因此，构成二进制数电路的基本单元结构简单。第二，储存和传递可靠。第三，运算简便，所以在计算机中都使用二进制数。3.7.4十六进制用二进制表示一个较大的数，位数太多，书写和阅读均不方便，因此在计算机中还常常使用十六进制数。十六进制的特点是“逢十六进一”，有0-9，A-F这16个数码。15四．总结与心得我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字闹钟的课程设计，我们才把学到的东西与实践相结合，从中对我们所学的知识有了更进一步的理解。在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了个芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。至于设计的成绩无须看得太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个