数字电路与逻辑设计模拟试卷三

《数字电路与逻辑设计》模拟试卷三第1页共3页一、【单项选择题】。1、或非门构成的基本RS触发器，输入端SR的约束条件是（A）。2、一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（D）。3、在CP作用下，欲使D触发器具有Qn+1=__nQ的功能，其D端应接（D）。4、一片四位二进制译码器，它的输出函数有（D）。[A]1个[B]8个[C]10个[D]16个5、比较两个两位二进制数A=A1A0和B=B1B0，当AB时输出F=1，则F表达式是（C）。[A]11FAB[B]1010FAABB[C]111100FABABAB[D]1100FABAB6、某D/A转换器满刻度输出为8V，其最小输出电压增量uLSB＝1mV，由此可知该转换器是（C）位D/A转换器。7、4096×8位的RAM，其存储容量为（B）kbit。8、下列触发器中，只有保持和翻转功能的是（D）触发器。9、欲将一个移位寄存器中的二进制数乘以（32）10需要（C）个移位脉冲。10、能够实现线与功能的是（B）。[A]TTL与非门[B]集电极开路门[C]三态逻辑门[D]CMOS逻辑门11、十进制数25用8421BCD码表示为（B）。12、JK触发器在时钟脉冲作用下次态与现态相反,JK取值为（B）。13、对于JK触发器，若J=K，则可完成（C）触发器的逻辑功能。14、寻址容量为16K×8的RAM需要（C）根地址线。15、多谐振荡器可产生（B）。[A]SR=0[B]SR=1[C]1SR[D]0SR[A]保持原态[B]置0[C]置1[D]翻转[A]1[B]0[C]nQ[D]nQ[A]11[B]12[C]13[D]14[A]64[B]32[C]16[D]8[A]RS型[B]JK型[C]D型[D]T型[A]32[B]10[C]5[D]6[A]10101[B]00100101[C]100101[D]10101[A]00[B]11[C]01[D]10[A]RS[B]D[C]T[D]Tˊ[A]4[B]8[C]14[D]16[A]正弦波[B]矩形脉冲[C]三角波[D]锯齿波《数字电路与逻辑设计》模拟试卷三第2页共3页16、在（D）情况下，“或非”运算的结果是逻辑0。[A]全部输入是0[B]全部输入是1[C]任一输入为0，其他输入为1[D]任一输入为117、为实现将JK触发器转换为D触发器，应使（A）。18、全场可编程（与、或阵列皆可编程）的可编程逻辑器件有（D）。19、ROM具有（C）功能。20、八路数据分配器，其地址输入端有（C）个。二、【填空题】21、将2004个“1”异或起来得到的结果是（0）。22、半导体存储器的结构主要包括三部分，分别是（地址译码器）、（存储矩阵）和输出缓冲器。23、8位D/A转换器当输入数字量10000000为5V，若只有最低位为高电平，则输出电压为（0.039V），当输入为10001000时，输出电压为（5.31V）。24、就逐次逼近型和双积分型两种A／D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。25、由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。26、(28)10=(11100)2=(1C)1627、有N个变量组成的最小项有（2N）个。28、若令JK触发器的J=K=T，则构成的触发器为（T触发器）。29、若存储器的容量是256×4RAM,该RAM有（1024）存储单元，有（256）字，字长（4）位，地址线（8）根。30、按照逻辑功能的不同特点，数字电路可分为（组合逻辑电路）、（时序逻辑电路）两大类。三、【简答题】31、写出逻辑函数F=AB+C+AD的反函数。反函数:32、奇偶校验码的特点是什么？为什么说它是可靠性代码？奇偶校验码有两部分组成，一部分是需要传送的信息本身，另一部分是位数为1位的奇偶检验位，其数值（0或1）使整个代码中1的个数为奇数或偶数。利用这一特点，用奇偶校验电路很容易发现传送过程中的错误。因此这种代码为可靠性代码。[A]J=D,K=D[B]K=D,J=D[C]J=K=D[D]J=K=D[A]PAL[B]GAL[C]PROM[D]PLA[A]读/写[B]无读/写[C]只读[D]只写[A]1[B]20[C]3[D]4《数字电路与逻辑设计》模拟试卷三第3页共3页33、对偶规则有什么用处？可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。34、将逻辑函数P=AB+AC写成“与或非”达式。并用“集电极开路与非门”来实现。四、【应用题】35、试分析下图所示电路的逻辑功能，列出真值表并写出逻辑函数式。36、用74LS161设计一个9进制计数器。使用同步预置法，已知S0＝0001。