电磁兼容期末考试复习

电磁兼容考试参考1.电磁兼容（EMC）指的是一个产品和其他产品共存于特定的电磁环境中，而不会引起其他产品或者自身性能下降或损坏的能力。电磁兼容主要包括两个方面的内容：一是发射性；二是抗扰性，即电磁骚扰性和电磁敏感性。2.电磁兼容三要素：（1）存在一定的噪声源（2）存在着易受干扰的敏感设备（器件）（3）存在着干扰传播路径3.PCB板布局要遵守的原则:（1）按照电路信号的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。（2）以每个功能电路的核心元件为中心，围绕它来布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各器件之间的引线和连接。（3）在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件在同一方向排列。这样，不但美观，而且装焊容易、易于批量生产。（4）尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。（5）对于信号线，特别是高频、接口信号线，一定要防止信号线之间的耦合问题，在PCB设计初期就要考虑到它们之间的走线。（6）某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高压电的元器件应尽量布置在调试时手不易触及的地方。（7）重量超过14g的元器件，应当用支架加以固定，热敏元件应远离发热元件。（8）对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局，应考虑整机的结构要求。若是机内调节，其位置要与调节旋钮在机箱面板上的位置相适应。4.PCB分层要考虑的因素：（1）信号层，特别是高速信号层一定要紧靠平面层，最好是紧靠地平面层。（2）阻抗要求不严格的信号线可走微带线，重要信号线一定要走带状线，并且对于时钟、复位、敏感信号线，最好用两个地平面包围起来。（3）主电源平面（板上功率最大的那种电源）一定要紧靠地平面，并且在地平面以下。5.PCB布线原则：（1）输入输出端用的导线应尽量避免相邻长距离的平行（差分线除外），如果受密度的限制。则一定按3W要求做。（2）印制传输线拐弯处一般走圆弧形或135°角，而直角或小角度的夹角在高频电路中会影响电气性能。（3）布线时尽量避免使用大面积铜箔，如果有些期间下面必须铺铜箔，最好用栅格状，并且要用许多过孔连到地平面上。（4）印制板传输线的最小宽度主要由导线与绝缘基板间的粘附强度以及流过它们的电流值来决定，但要考虑阻抗控制和生产加工能力。（5）高密度器件、小距离器件的布线，必须采用宽度和空间极小的布线方式，最好通过球下面的孔将信号线从下层引出，才能保证较高的成品率。6.电容选择的要点：ESR、ESL、绝缘电阻、电介质吸收、额定电压和浪涌电压能力、工作频率等参数。7.储能电容一般安放位置的要求：（1）PCB板的电源端；（2）子卡、外设设备和子电路I/O接口电源终端连接处；（3）功率损耗电路和元器件的附近；（4）输入电压连接器的最远位置；（5）远离直流电压输入连接器的高密度元件位置；（6）时钟产生电路和脉动敏感器件附近。8.消除反射的端接方案：（1）降低系统频率以便在另一个信号加到传输线上之前传输线的反射达到稳态；（2）缩短PCB走线以便反射在短时间达到稳态；（3）阻抗匹配消除反射。9.源端阻抗匹配：源匹配端端接提供一种电路结构，使驱动器的输出阻抗和电阻走线的阻抗匹配，反射系数为0.这种端接要求缓冲器阻抗与串联阻抗的和等于线的特征阻抗。10.终端匹配法：1）串联匹配一般只在源端使用优点：串联电阻端接匹配可提供较慢的上升时间，并且存在更小的剩余反射及产生更小的EMI，这种端接方式有利于减小地电位波动，降低过冲，从而可增强信号传输质量（信号完整性）缺点：如果器件置于源及负载间的某处，则会由于不适合的电压参考电平，出线波形失真，并伴有可能存在于信号传输路径的中间段的反射。2）并联匹配优点：并联电阻端接匹配可用于分布负载，并且能够全吸收传输波以消除反射。当分布负载用于走线路径的终端时，并联端接匹配对总线非常合适。缺点：并联电阻端接匹配最大的缺点就是额外增加电路的功耗，并且会降低噪声容限。3）戴维南匹配优点：使用这种端接方法可完全吸收发送的波而消除反射，并且尤其适用于总线使用。缺点：使用这种端接方法的不足之处是会增加系统的功率消耗，降低噪声容限。4）RC网络优点：RC端接匹配方法可在分布负载及总线布线中使用，因为它全吸收发送波，可以消除反射，并且具有很低的直流功率损耗。缺点：RC网络端接的不足之处就是它将使非常高速的信号速率降低，另外，RC电路的时间常数会导致电路中存在反射。所以，对于高频、快速上升沿的信号应多加考虑。5）二极管匹配优点：限制走线过程的过冲缺点：在二极管瞬间导通时，产生大电流反射，它伴随着这种端接网络而出现，当二极管箝住一个大的脉冲电流时，这种电流可能传播到地平面，因而增加EMI。11.串扰的产生有哪些？互感与互容；互感通过电磁场效应将电流从驱动线路感应到附近的“受害”线路上。互容可以简单得定义为两个电极通过电场的耦合。串扰的产生：即能量从一条线耦合到另一条线上。当导线中通过交变电流时就会产生磁场，当不同导线产生的电磁场发生互相作用是就会产生串扰。12.串扰的影响有哪些？当一个数字脉冲信号沿着信号线传输时、上升沿与下降沿就会在邻近线上产生连续的噪声。远端噪声与驱动线路上的信号边沿同时向远端传输而近端噪声则在信号边沿产生并向近端传输。13.怎么串扰最小化？（1）布线条件允许的情况下，尽量拉大传输线间的距离；或者应该尽可能地减少相邻传输线间的平行距离（累积的平行距离），最好在不同层间走线。（2）在获得相同目标特征阻抗的情况下，应该使布线层与参考平面（电源平面或地平面）间的介质层尽可能薄，这样就加大了传输线与参考平面的耦合度，减少相邻传输线间的耦合。（3）对系统中关键传输线，可以改用差分线传输，以减少其他传输线对它的串扰；也可以将关键信号线夹在两个地平面层内。（4）相邻两层的信号层（中间没有平面层隔离）走线方向应该垂直，尽量不要平行走线以减少层间的串扰。（5）在保证信号时序的情况下，尽可能选择转换速度低的元器件，这样电场与磁场的变化速率慢一点，从而可降低串扰；（6）尽量少在表层走线，因为表层线的电场耦合比中间层的要强（表层线只有一个参考平面）14.3W原则可描述为：二平行走线间距离间隔必须不小于单一走线宽度的3倍；另外一种描述为：二平行走线之间的边缘距离间隔必须不小于单一走线宽度的2倍。15.PCB设计不当导致时钟问题有哪些？影响时序；使时钟偏移；振铃；非线性边沿；上冲/下冲；时钟源的电源滤波;时钟驱动电路会产生EMI问题·····16.布局要考虑哪些？时钟晶体和相关电路应布置在PCB的中央位置并且要有良好的地层，而不是靠近I/O接口处，如果时钟信号需要通过带状电缆联到子卡或其他外部设备，需要在内部接口部位进行端接处理，这是推荐为点对点业务所必须进行的，另外时钟端接对抑制射频发射很有效果，对提供时钟源的晶体要求只能安装在主PCB上，不能将时钟做成子卡，使用插座进行时钟信号的传输。17.集中式供电优缺点？优点：价格便宜缺点：（1）可靠性能差，一旦电压变换器出现故障，整个系统就会瘫痪。（2）适应性差，系统重构周期长，成本高。电源的设计往往针对特殊的系统，一旦系统进行升级，系统负载发生变化，则系统电源必须重新进行设计。（3）系统的效率低，由于集中供电，整个系统的供电电流造成直流传送线上的压降很大，对低压输出尤其严重。18.分布式供电的优缺点？优点：（1）可靠性高。由于各部分电源比较独立，采用冗余设计的备用电池比较容易，局部功率小，散热条件好。（2）适应性强，系统重构成本低。由于各部分功能独立，同一封装的模块可以有多个功率等级，系统设计更改不用更改电源设计。（3）系统效率高，电压稳定性好。减少了低压大电流传输，线路损耗低。负载于电源距离近，减少了线路阻抗和干扰对供电系统的影响，输出电压稳定性好。（4）电磁兼容、安全性可以方便实现，并可易于分时启动等。（5）全寿命周期费用低。虽然材料成本高，电源系统初期的费用高，当从全寿命周期费用看来，分布式供电还是要便宜。这主要因为分布式供电每一级模块都是一个完整的变换模块，相比于集中式供电，维护、扩容费用较低。缺点：材料成本高，电源系统初期的费用高19.电源保护中有几种保护才能保证单板正常工作？过流保护、欠压告警、缓启动设计、过压保护才能单板正常工作。20.接地的分类境况（1）出于设备工作需要接地系统地、工作地、模拟地、数字地、功率地、系统基准地（2）出于设备安全的需要安全地、保护地、设备防雷地、交流保护地、机壳地（3）出于电磁兼容的需要屏蔽接地、滤波接地、噪声和干扰抑制、静电接地21.接地的方法？（1）浮地方式:：设备内部工作地与外部工作地隔离绝缘，系统的任何地线不通过任何形式最终接到大地上。（2）单点接地：系统或设备上仅有一点接地，有时也称为呈现形接地。（3）多点接地：在高频电路中必须使用多点接地，并且要求每根接地线的长度小于信号波长的1/20，各线路货部件分别采用最短的接地线并且多出进行接地。（4）混合接地22.PCB的接地设计原则有哪些？1、需要设置多少种地2、各种地在哪里分开货合一3、各种地通过什么器件连接23.多层电路板地线分布设计准则（1）4层板地线布局设计准则信号、地、电源、信号（2）6层板信号、地层、信号、电源、地层、信号（3）8层板信号、地层、信号、地层、电源、信号、地层、信号（4）10层板以上信号、地层、信号、信号、地层、电源、信号、信号、地层、信号24.20H原则因磁场效应导致射频电流存在于电源和地平面的边缘处，一般被人们称之为边缘效应，特别是在高频系统上此种现象非常明显，当使用高速系统或高速时钟时，电源平面可能向空间和附近的电路耦合射频电流，为了减少这种耦合效应，要求所有电源平面物理上都比其相邻的地平面小20H，以减少耦合效应。25.静电放电对元器件的危害有哪些?（1）直接故障1、PCB上集成电路经受静电放电时，放电贿赂的电阻通常都很小，无法限制放电电流。2、静电放电还会引起IC器件的闩（shuan）锁，特别是CMOS器件的闩锁。不用背《闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁》3、导致芯片驱动电源产生反向驱动。（2）潜在故障对某些集成电路，虽然PN结收到静电放电的损伤，但电路参数的退化并不明显，只给电路留下了隐患，使该电路在以后的加电工作中，参数退化逐渐加重。26.连接器在选择、设计时为避免EMI问题产生时应遵守的设计规则。（1）在信号连接器中使用更多的接地端，使每一根信号线都和接地端相邻，以降低连接器中的有效辐射环路面积。接地端的增加，同时也降低了连接器的自感，就会使其回路的电流减少。（2）同一块板如果需要设备很多连接器，最好将相同走线性质的连接器紧挨在一起，以破坏或去除存在大面积的回流路径的可能。（3）单板设置连接器的边沿（如果不是人手容易碰到，会产生静电累积的区域）最好多设置信号地层，用以提供一个阻抗非常低的回流路径。（4）如果系统可能的话，尽可能使用上升时间慢的驱动门，因为EMI辐射值和上升时间成反比。27.背板设计主要考虑的问题？每块背板在系统中能够灵活使用和配置，能够降低工程开局时的安装难度，能够降低设备维护、电缆安装的难度，更要能够防止由于不当操作引起的意外、安全事故。根据功能需求，有些背板必须能够支持对各种功能单板防插错的要求，有的背板还要能够支持兼容多种单板的混插要求。同样降低背板设计的难度和加工的复杂度，背板存在始终和大量的周期性信号，设计人员需要计算出最坏时序许可下的最大传输长度，如果背板上存在许多连接器、插接件，则需要测量出主要信号之间插接件的全部物理尺寸和信号在子板上的传输距离；还需要记住背板上实际使用时子板的位置状态，考虑在最坏环境下插上所有子板时的信号时序传输质量。灵活性和产品的稳定性需要权衡考虑；从功能、灵活性、使