微型机的中央处理器CPU.

第三章中央处理器CPU•3.1CPU概述•3.2CPU的主要技术参数•3.3微处理器中所采用的新技术•3.4CPU的生产过程•3.5CPU的封装与接口类型•3.6CPU的内核•3.7其他CPU介绍3.1CPU概述•1971年1月，Intel公司的霍夫研制成功世界上第一块4位微处理器芯片Intel4004，标志着第一代微处理器问世，微处理器和微机时代从此开始。•4004包含2300个晶体管•尺寸规格为3mm×4mm计算性能远远超过当年的ENIAC。X86系列及兼容CPU•X86指令集是Intel公司为其第一块16位CPU（8086）专门开发的•虽然随着CPU技术的不断发展，Intel陆续研制出更新型的80386、80486、直到今天的CORE，但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。•另外除Intel公司之外，AMD、Cyrix、VIA等厂家也曾相继生产出能使用X86指令集的CPU，形成了今天庞大的X86系列及兼容CPU阵容。3.1CPU概述PC机CPUs出现年代晶体管数目第一代8086和80881978-8129,000第二代802861984134,000第三代80386D和80386SX1987-88275,00080486SX、80486DX,80486DX2和80486DX4Pentium1993-953,100,000第五代Cyrix6X861996--AMDK51996--IDTWinChipC619973,500,000PentiumMMX19974,500,000IBM/Cyrix6x86MX19976,000,000IDTWinChip23D19986,000,000PentiumPro19955,500,000AMDK619978,800,000PentiumII19977,500,000AMDK6-219989,300,000MobilePentiumII27,400,000PentiumIII9,300,000AMDK6-3?PentiumIIICuMine28,000,000AMDAthlonThunderbird200037,000,000Pentium442,000,000第四代1990-921,200,000第五代改进型第六代第六代改进型1999第七代•CPU（CentralProcessingUnit，中央处理器）发展出三个分支：–DSP（DigitalSignalProcessor，数字信号处理）–MCU（MicroControlUnit，微控制器单元）–MPU（MicroProcessorUnit，微处理器单元）•面向控制应用的，称为微控制器，MCU,又称单片微型计算机(SingleChipMicrocomputer)，简称“单片机”–将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。–MCU最大特点在于它的通用性，适合不同信息源的多种数据的处理诊断和运算，侧重于控制–如8051、PIC、68HC12、AVR等3.1CPU概述•MPU面向通用数据处理，不带外围器件（例如存储器阵列），是高度集成的通用结构的处理器–通常讲的CPU主要是这一类–X86,ARM,MIPS…•DSP面向数字信号处理–DSP运算能力强，擅长很多的重复数据运算–如TI、ADI、Freescale、NEC的DSP–图形处理器GPU3.1CPU概述3.2CPU的主要技术指标位、字节和字长总线宽度地址总线宽度、数据总线宽度时钟频率主频、外频和倍频、超频运行工作电压制造工艺3.2.1位、字节和字长位：二进制位，“0”或“1”。字节：8位二进制位字：两个字节字长：CPU运算器一次处理的二进制数的位数，常见的有1、4、8、16、32、64位1514131211109876543210字字节位3.2.2地址总线宽度、数据总线宽度•地址总线宽度–地址总线宽度决定了CPU可以访问的物理地址空间，简单地说就是CPU到底能够使用多大容量的内存。–对于宽度为32位地址线，最多可以直接访问4GB的物理空间。•数据总线宽度–数据总线负责整个系统的数据流量的大小，而数据总线宽度则决定了CPU与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。3.2.3时钟频率时钟频率：周期性脉冲信号的频率，单位Hz。主频：工作频率，CPU内核的实际运行频率。外频：前端总线频率或系统总线时钟频率，由主板提供的时钟频率，是内存等的工作频率。倍频系数：主频=外频×倍频系数超频运行：使CPU工作在高于额定工作频率频率越高、功耗越高外频主频3.2.4工作电压•CPU正常工作所需的外加电压，电压越低功耗越小、运行速度越高。•早期（286－486时代）一般为5V，CPU的发热量大，寿命短。•近年来CPU的工作电压有逐步下降的趋势–笔记本专用CPU工作的电压更低，0.8V~1.5V3.2.5制造工艺•集成电路的制造工艺称为制程–目前大部分为CMOS工艺•线宽——芯片上最基本功能单元（门电路）的宽度，也是指集成电路中最小线条的宽度，衡量制程的先进性–目前采用铜连线，导电性更好，可以提高运行频率–线宽越窄、工艺越先进、集成度越高、功耗越低•龙芯3为65nm（意法半导体代工）3.2.5制造工艺•Intel制造工艺发展图SandyBridgeIvyBridgeCoppermine核心的PentiumⅢCeleron赛扬Pentium13380286常见处理器性能参数型号工艺频率功耗Corei7-4930KIvybridge-E(22nm)3.4GHz@6Cores130WCorei7-4930MXIvyBridge(22nm)3.00~3.90GHz57WCorei7-4500UIvyBridge(22nm)1.80~3.00GHz15WAtomE3845(64位)BayTrail(22nm)1.91GHz@8Cores10WFX-9590Piledriver(32nm)4.7~5GHz220WA10-7850K28nm3.7~4GHz95WGeForceGTX780kepler(28nm)0.8GHz~1GHz250WGeForceGTX780Mkepler(28nm)823MHz122WRadeonHD899028nm950MHz375WAppleA7(64位)28nm1.3GHz@2Cores最高8WTegra428nm1.9GHz@4Cores4-8WMSM897428nm2.26GHz@4Cores最高8WCortex-M090nm48MHz13.36µW/MHz3.3提高CPU性能的先进技术•流水线与超标量结构•乱序执行技术•高速缓存•扩展指令集•64位技术•超线程技术•可信任执行技术•虚拟化技术•多核心技术1流水线与超标量结构•指令的执行过程：1)取指令IF：从内存读取一条指令。2)译码ID：将指令翻译成操作命令。3)取操作数MEM：从内存中读取执行该指令所需的操作数。4)执行指令EX：CPU某个部件执行这条指令。5)回写WB：将执行的结果送回内存或寄存器中指令执行过程•串行执行：一条指令必须在前一条指令的五个步骤执行完后才能执行下一条指令。–每个步骤需要一个周期，5个周期完成一条指令•流水线技术（Pipeline）:让多条指令的各步操作重叠，从而实现几条指令并行处理的技术。–程序中的指令仍是一条条顺序执行，–但CPU内部，在当前指令尚未执行完时，提前启动后续指令的另一些操作步骤。取指令IF译码ID取操作数MEM执行指令EX回写WB指令流水线的执行过程指令1指令2指令3指令4指令5123456789IFIDIFMEMIDIFEXMEMIDIFWBEXMEMIDIFWBEXMEMIDWBWBEXMEMWBEX在一个周期完成一条指令，因此提高了CPU的运算速度时钟周期流水线技术（Pipeline）Intel在486中首次使用IntelPrescott核心的P4有31级流水大多数处理器的流水线级数为7或10，某些单片机（AVR或8051）采用2级流水龙芯2号为9级ARMCortex-A系列为8-13级超标量技术（superscalar）在CPU中有一条以上的流水线，并且每时钟周期内可以完成一条以上的指令，这种设计就叫超标量技术。采用超标量技术的CPU集成了多个ALU、多个FPU、多个译码器，以并行处理的方式来提高性能Pentium是Intel家族中最早采用超标量结构的处理器超标量技术（superscalar）2.乱序执行技术•乱序执行（out-of-order）：CPU将根据各单元电路的空闲状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路执行。•在顺序执行(in-order)中，一旦遇到指令依赖的情况，流水线就会停滞，如果采用乱序执行，就可以跳到下一个非依赖指令并执行它。这样，使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。3高速缓存（Cache）技术CPU的运算速度与主存的读写速度不匹配CPU的运算速度比主内存的读写速度要快得多，使得CPU在访问内存时要花很长时间来等待内存的操作，这种空等造成了系统整体性能的下降。在CPU与主存间加入容量较小、与CPU速度相当的SRAM（静态存储器）Cache全部技术由硬件实现，对应用程序和系统程序员均透明。内存带宽比较Cache的工作原理对大量典型程序运行情况的分析表明，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。称为程序访问的局部性。时间局部性：如果一个存储项被访问，则可能该项会很快被再次访问。空间局部性：如果一个存储项被访问，则该项及其邻近的项也可能很快被访问。Cache的工作原理是基于程序访问的局部性Cache储存了主内存的映象，通过访问Cache来完成数据的读写。Cache的工作原理Cache的性能参数命中率：命中的访问次数和总访问次数之比命中时间：访存Cache的时间失效率：失效的访问次数和总访问次数之比失效时间：访问存储器的时间Cache的容量大：命中率高、命中时间长当超过一定值后，命中率随容量的增加并不会有明显地增长小：命中率低、命中时间短。Cache的分级体系设计在Cache设计中，为了提高命中率，降低成本通常采用分级结构。目前大多桌面处理器采用三级Cache嵌入式多媒体处理器大多采用2级CacheMCU大多无Cache或1级Cache一级Cache采用哈佛结构InstructionCache（指令缓存）DataCache（数据缓存）离CPU越近的Cache，容量越小，速度越快CPU中Cache技术的实现•现在的CPU将三级缓存全部集成到CPU芯片内。•多核CPU通常为每个核配有独立的一级和二级缓存，以及各核之间共享三级缓存。Cache对性能的影响•Cache的容量决定了处理器的价格与性能•Cache的容量受限于成本型号Cache规格A7L1cache：Percore:64KBinstruction+64KBdataL2cache：1MBsharedL3cache：4MBTegra3每个核心：L1:32KBinstruction+32KBdata,L2:1MB骁龙800每个核心：L1:32KBinstruction+32KBdata,L2:1MBAtomZ2580每个核心：L1:32KBinstruction+24KBdata,L2:0.5MBMT6589每个核心：L1:32KBinstruction+32KBdata,L2:1MBK3v2每个核心：L1:32KBinstruction+32KBdata,L2:1MB4.扩展指令集从PMMX开始，Intel和AMD的处理器在X86指令集的基础上各自开发了扩展指令集。