微处理器系统结构与嵌入式系统-第二章-结构组成与工作原理.

微处理器系统结构与嵌入式系统设计第二章计算机系统的结构组成与工作原理第二章(10)计算机系统的结构组成与工作原理2.1计算机系统的基本结构与组成（掌握）计算机系统的层次模型计算机系统的结构、组成与实现2.2计算机系统的工作原理（掌握）冯·诺依曼计算机架构模型机系统结构模型机指令集模型机工作流程2.3微处理器体系结构的改进（理解）冯·诺依曼结构的改进并行技术的发展流水线结构超标量与超长指令字结构多机与多核结构2.4计算机体系结构分类（理解）2.5计算机性能评测（掌握）字长、存储容量、运算速度2.1计算机系统的基本结构与组成1.层次模型Hiberarchy2.结构Architecture、组成Organization与实现Realization2.2计算机系统的工作原理1.冯·诺依曼计算机架构2.模型机：系统结构、指令集、工作流程2.3微处理器体系结构的改革1.改进：指令集(RISC/CISC)、分层存储器、高速总线/接口2.改变：流水线、超标量、超长指令字、多机/核、多线程2.4计算机体系结构分类2.5计算机性能评测Performance字长、存储容量、运算速度（a）软硬件层次（b）语言层次计算机系统的层次结构1.（a）图自下而上反映了系统逐级生成的过程，自上而下反映了系统求解问题的过程；2.软硬件的逻辑等价性可以表现为：硬件软化（如RISC思想）、软件硬化（如CISC思想）、固件化（如微程序）；3.（b）图中的虚拟机：与某种特殊编程语言对应的假想硬件机器微体系结构层（微程序或硬连逻辑）操作系统层语言处理层（解释、编译）用户程序层（语言编程）系统分析层（数学模型、算法）硬核级数字逻辑层（硬件）指令系统层（机器语言指令）应用语言虚拟机高级语言虚拟机汇编语言虚拟机操作系统虚拟机机器语言级微程序级寄存器级（硬件）硬件系统：异常处理机构、指令系统、CPU、存储器、I/O及通信子系统系统软件：操作系统、编译器、数据库管理系统、Web浏览器、设备驱动、中断服务程序应用软件体系结构、组成与实现体系结构Architecture关心的是计算机概念结构与功能特性如：确定指令集中是否有乘法指令；计算机组成Organization从硬件角度关注物理机器的组织,关心的是逻辑设计、硬件实现、互连组织等如：乘法指令由专用乘法器还是用加法器实现计算机实现Realization底层的集成电路设计技术、微组装技术、冷却技术等如：加法器底层的物理器件类型及微组装技术2020/1/15/50计算机的体系结构1946年，美国宾夕法尼亚大学莫尔学院的物理学博士Mauchley和电气工程师Eckert领导的小组研制成功世界上第一台数字式电子计算机ENIAC。著名的美籍匈牙利数学家VonNeumann参加了为改进ENIAC而举行的一系列专家会议，研究了新型计算机的体系结构。1949年，英国剑桥大学的威尔克斯等人在EDSAC机上实现了冯·诺依曼模式。直至今天冯·诺依曼体系结构依然是绝大多数数字计算机的基础。2020/1/16/50冯·诺依曼体系结构硬件组成五大部分运算器、存储器、控制器、输入设备、输出设备以存储器为中心信息表示：二进制计算机内部的控制信息和数据信息均采用二进制表示，并存放在同一个存储器中。工作原理：存储程序/指令(控制)驱动编制好的程序(包括指令和数据)预先经由输入设备输入并保存在存储器中；计算机开始工作后，在不需要人工干预的情况下由控制器自动、高速地依次从存储器中取出指令并加以执行。模型机体系结构基于总线的冯·诺依曼架构模型机总线子系统：作为公共通道连接各子部件，用于实现各部件之间的数据、信息等的传输和交换存储器子系统：用来存放当前的运行程序和数据输入输出子系统：用于完成计算机与外部的信息交换CPU子系统：集成了运算器、控制器和寄存器的超大规模集成电路芯片(VLSI)2020/1/18/50模型机总线结构按传输信息的不同，可将总线分为数据总线DB、地址总线AB和控制总线CB三类：地址总线通常是单向的，由主设备(如CPU)发出，用于选择读写对象(如某个特定的存储单元或外部设备)；数据总线用于数据交换，通常是双向的；控制总线包括真正的控制信号线(如读/写信号)和一些状态信号线(如是否已将数据送上总线)，用于实现对设备的监视和控制。MPURAMROMI/O接口外设ABDBCB2020/1/19/50模型机内存储器存储器组织由许多字节单元组成，每个单元都有一个唯一的编号（存储单元地址），保存的信息称为存储单元内容。访问(读或写)存储单元：存储单元地址经地址译码后产生相应的选通信号，同时在控制信号的作用下读出存储单元内容到数据缓冲器，或将数据缓冲器中的内容写入选定的单元。算术逻辑单元ALU累加器ACC累加锁存器暂存器标志寄存器FR通用寄存器组堆栈指针SP程序计数器PC微操作控制电路指令译码器ID指令寄存器IR操作码,地址码脉冲分配器时钟脉冲源控制总线CB地址总线AB数据总线DB内部总线地址缓冲器数据缓冲器运算器寄存器组控制器模型机CPU子系统2020/1/111/50模型机指令系统指令是发送到CPU的命令，指示CPU执行一个特定的处理，如从存储器取数据、对数据进行逻辑运算等。CPU可以处理的全部指令集合称为指令集(InstructionSet)。指令集结构(ISA，InstructionSetArchitecture)是体系结构的主要内容之一，对CPU的基本组织会产生非常大的影响。ISA功能设计实际就是确定软硬件的功能分配。指令通常包含操作码和操作数两部分。操作码指明要完成操作的性质，如加、减、乘、除、数据传送、移位等；操作数指明参加上述规定操作的数据或数据所存放的地址。汇编语言源程序机器语言程序（目标代码）汇编（汇编程序）高级语言源程序编译或解释（编译程序）模型机常用汇编指令指令类型操作码示例操作数示例说明算术类加法ADDRs1,Rs2,Rd①Rs,Imm②,Rd(Rs1)+(Rs2)Rd(Rs)+ImmRd运算类指令只能对寄存器中的数据或立即数进行直接操作减法SUBRs1,Rs2,RdRs,Imm,Rd(Rs1)-(Rs2)Rd(Rs)-ImmRd逻辑类位与ANDRs1,Rs2,RdRs,Imm,Rd(Rs1)˄(Rs2)Rd(Rs)˄ImmRd位或ORRs1,Rs2,RdRs,Imm,Rd(Rs1)˅(Rs2)Rd(Rs)˅ImmRd位非NOTRs,Rd！(Rs)Rd传送类存储器或I/O读LDR[MEM],Rd[MEM](Rd)将指定地址的存储单元或I/O端口的值读入寄存器Rd存储器或I/O写STRRs,[MEM](Rs)[MEM]将寄存器Rs的值写入指定地址的存储单元或I/O端口寄存器访问MOVRs,RdImm,Rd(Rs)(Rd)跳转类无条件跳转JMPLableLable(PC)条件跳转JX/JNXLableIfX为真/假，则Lable(PC)过程调用CALLSub-LableSub-Lable(PC)调用子程序过程返回RET-返回主程序其他停机HLT-模型机工作原理计算机的工作本质上就是执行程序的过程。顺序执行指令执行的基本过程可以分为取指令(fetch)、分析指令(decode)和执行指令(execute)三个阶段。非顺序执行1.转移（jump）：执行条件/无条件转移指令，不返回2.过程（procedure）调用：主程序调用子程序后返回断点3.中断（interrupt）：外界突发事件处理完后返回断点4.异常（exception）：程序本身产生的某些例外处理完后重新执行5.陷阱(trap)：程序本身产生某些例外条件处理完后返回断点2020/1/114/812020/1/114/50程序的执行过程取指令、分析指令、执行指令ABDBALU累加器ACC暂存器标志寄存器FR寄存器组操作控制器OC指令译码器ID指令寄存器IR操作码,地址码内部总线地址缓冲器数据缓冲器程序计数器PC地址译码读控制B0H5CH04H2EH地址1001H1002H1003H内容1000H内存储器MOV5CH,R1ADDR1,2EH,R2＋1CPU外CPU内①②③④⑤⑥①②③④⑤⑥①③④⑤⑥②①②③④⑤⑥⑦⑧2020/1/115/50对冯·诺依曼体系结构的改进改进1.CPU指令集2.存储器子系统3.输入/输出子系统改变1.改变串行执行模式，发展并行技术；2.改变控制方式，发展数据、需求、模式等其它驱动方式；3-6章重点指令功能、指令格式、寻址方式分层结构高速总线+多种接口方式冯·诺依曼型计算机的本质特点也造成了其瓶颈：指令执行的串行性存储器读取的串行性不同的指令集设计策略：CISC与RISCCISC（ComplexInstructionSetComputer，复杂指令集计算机）不断增强指令的功能以及设置更复杂的新指令取代原先由程序段完成的功能，从而实现软件功能的硬化。RISC（ReducedInstructionSetComputer，精简指令集计算机）通过减少指令种类和简化指令功能来降低硬件设计复杂度，从而提高指令的执行速度。*17/86现代计算机：RISC+CISC2020/1/117/502020/1/118/50CISC的特点及设计思想美国加州大学Berkeley分校的研究结果表明：①许多复杂指令很少被使用，“2-8原则”②控制器硬件复杂（指令多，且具有不定长格式和复杂的数据类型），占用了大量芯片面积，且容易出错；③指令操作繁杂，速度慢；④指令规整性不好，不利于采用流水线技术提高性能。*18/682020/1/119/50RISC的特点及设计思想RISC机的设计应当遵循以下五个原则：①指令条数少，格式简单，易于译码；②提供足够的寄存器，只允许load和store指令访问内存；③指令由硬件直接执行，在单个周期内完成；④充分利用流水线；⑤依赖优化编译器的作用；；*19/68CISC与RISC的数据流IRIDREGALUMEM开始退出IRIDALUMEMREG微操作通道开始退出单通数据通道RISC：Load/Store结构CISC：寻址方式复杂*20/862020/1/120/50分层的存储子系统如何以合理的价格搭建出容量和速度都满足要求的存储系统，始终是计算机体系结构设计中的关键问题之一。现代计算机系统通常把不同的存储设备按一定的体系结构组织起来，以解决存储容量、存取速度和价格之间的矛盾。设计目标：整个存储系统速度接近M1而价格和容量接近Mn2020/1/121/50其他改善存储器带宽的方法并行存储器双端口存储器哈佛体系结构DSP程序数据I/O接口外设程序地址数据读地址数据写地址程序读总线数据读总线程序/数据写数据程序2020/1/122/502020/1/123/50现代高速总线高速并行总线高速总线串行化输入输出管理方式2020/1/124/50计算机体系结构的演进：并行处理技术指令级并行技术ISP流水线、超标量、超长指令字系统级并行技术SLP多处理器（多机/多核）、多磁盘线程级并行技术TLP同时多线程SMT电路级并行技术CLP组相联cache、先行进位加法器并行处理技术实现多个处理器或处理器模块的并行性，其基本思想包括时间重叠（timeinterleaving）、资源重复（resourcereplicaiton）和资源共享（resourcesharing）。流水线技术可通过分割逻辑，插入缓冲寄存器（流水线Reg）来构建2020/1/126/50指令时空图顺序执行4级流水线执行流水线满载2020/1/127/50更细的流水线取指（FI）指令译码（DI）计算操作数地址（CO）取操作数（FO）执行指令（EI）写操作数（WO）28/862020/1/128/50流水线CPU的特点优点：通过指令级并行来提高性能。缺点：1.增加了硬件成本。2.流水寄存器会引入延迟和时钟偏移，这些额外开销会使每条指令的执行时间有所增加，同时限制了流水线的深度。3.流水线中各段的操作存在关联（