微机原理课程设计

、1微机原理课程设计学院：机电工程学院专业：自动化班级:XXXX学号：XXXX姓名：XX指导教师：XXXXXXXX完成时间：2015、2一、课程设计的基本要求设计8088微处理器最小系统用8284设计频率恒定的时钟电路用6264和2764设计存储器（RAM和ROM）电路。用ADC0809组成8位温度检测A/D变换接口电路用DAC0832设计8位D/A变换接口电路驱动直流电机用8255和8253设计步进电机控制电路用8255外联LED和键盘显示电路二、设计的基本思路采用8088的最小方式，利用三片74LS373锁存器设计20位地址总线电路，利用一片74LS245收发器形成数据总线电路。利用8254芯片提供频率恒定的时钟信号，同时具有复位信号和准备好信号发送给8088系统。运用两片2764和两片6264进行扩展，形成16K的ROM和16K的RAM电路。系统的定时计数器由一片8253构成，中断系统由8259组成，并行接口电路由8255构成。AD转换电路由ADC0809及其外围电路构成，由DAC0832及其外围电路构成DA转换电路驱动直流电机。芯片所需的片选信号均由74LS138译码电路产生。三、系统的地址分配ROM2764(1):0FC000H～0FDFFFH;ROM2764(2):0FE000H～0FFFFFH;RAM6264(1):00000H～01FFFH;RAM6264(2):02000H～03FFFH;ADC0809:0058H～005FH;DAC0832:0074H;计时器8253:0020H～0023H;并行接口芯片8255:0028H～002BH;键盘地址:0070H～0073H;LED地址:0080H～0083H。四、具体设计1、8088微处理器最小系统、31.18088微处理器介绍8088微处理器采用40条引脚的双列直插式封装。为减少引脚，采用分时复用的地址/数据总线，因而部分引脚具有两种功能。8088微处理器有两种工作方式:最小方式和最大方式。8088最小方式系统主要由8088CPU、时钟信号发生器8284、地址锁存器74LS373、数据总线收发器74LS245。（CPU采用分时复用的地址/数据总线，而在执行对存储器读写或对I/O设备输入输出的总线周期中，保证地址信息一直有效，因而需采用地址锁存器74LS373完成对地址信息的锁存，以实现地址总线和数据总线的分离。）利用ALE地址锁存允许信号控制74LS373的STB将地址信息锁存，进而产生地址总线。8088的DEN信号作为74LS245的输出允许信号，仅当DEN信号为低电平时，允许74LS245进行数据传送。8088的DT/R为数据收发信号，当DT/R=0时，表示CPU接收数据，当DT/R=1时，CPU发送数据。数据在内存和I/O接口传送时，需要数据总线收发器作为驱动。1.2—8088芯片引脚功能介绍⑴、地址/数据总线①、AD7-AD0(输入/输出，三态)为低8位地址/数据的复用引脚。当执行对存储器读写或在I/O端口输入输出操作的总线周期的T1状态时，作为地址总线输出低8位地址；在其它T状态时，作为双向数据总线输出低8位数据。T1状态输出地址时，需要锁存器进行地址锁存。②、A15-A8(输出，三态)作为高8位地址总线，图1.18088引脚图在读写存储器或I/O端口的整个周期中均输出高8位地址总线。③、A19/S6~A16/S3(输出，三态)为分时复用的地址/状态信号线。在存储器读写操作总线周期的T1状态输出高4位地址A19~A16，在总线的其它T状态，输出状态信息。T1状态时需要地址锁存器进行地址锁存。⑵、控制总线①MN/MX(输入)工作方式控制线。接+5V时处于最小工作方式；接地时处于123456ABCD654321DCBATitleNumberRevisionSizeBDate:11-Jul-2015SheetofFile:C:\Users\Administrator\Desktop\PREVIO~1\PREVIO~1.DDBDrawnBy:AD016A88AD115A97AD214A106AD313A115AD412A124AD511A133AD610A142AD79A1539A16/S338NMI17A17/S437INTR18A18/S536A19/S635RD32S0/DEN26WR/LOC29S1DT/R27HOLD31S2IO/M28HLDA30ALEQS025MN/MX33INAQS124SSO34TEST23CLK19READY22RESET218088、4最大工作方式。②RD(输出，三态)读信号，低电平有效。有效时表示CPU正在执行从存储器或I/O端口输入的操作。③NMI(输入)非可屏蔽中断请求输入信号，上升沿有效。当该引脚输入一个由低变高的信号时，CPU执行完现行指令后，立即进行中断处理。④INTR(输入)可屏蔽中断请求信号，高电平有效。CPU在每条指令的最后一个时钟周期对INTR进行测试，以决定现行指令执行完后是否进行中断处理。⑤RESET(输入)系统复位信号，高电平有效（至少保持4个时钟周期）。该引脚有效时，CPU清除IP、DS、ES、SS、标志寄存器和指令队列为0及置CS为0FFFFH。该信号结束后，CPU从存储器的0FFFF0H地址开始读取和执行指令。⑥READY(输入)准备好信号，来自存储器或I/O接口的应答信号，高电平有效。CPU在T3状态开始检查READY信号，当其有效时，表示存储器或I/O接口准备就绪。⑦TEST(输入)测试信号，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对TEST输入端进行测试，若为高电平，则CPU继续处于等待状态。直到其为低电平，CPU才开始执行下一条指令。⑶、最小方式下的控制引脚①INTA(输出)CPU向中断控制器发出的中断响应信号。在相邻的两个总线周期中输出两个负脉冲。②ALE(输出)地址锁存允许信号，高电平有效。当其有效时，表示地址线上的地址信息有效，利用其下降沿将地址信息锁存在74LS373地址锁存器中。③DEN(输出，三态)数据允许信号，低电平有效。当DEN有效时，表示CPU准备好接收和发送数据。④DT/R(输出，三态)数据收/发信号，当DT/R=0时，表示CPU接收数据，当DT/R=1时，CPU发送数据。⑤IO/M(输出，三态)高电平访问I/O端口，低电平访问存储器。⑥WR(输出，三态)写信号，低电平有效。有效时表示CPU正在执行向存储器或I/O端口的输出操作。⑦HOLD(输入)系统中其它总线主控设备向CPU请求总线使用权的总线申请信、5号，高电平有效。⑧HLDA(输出)是CPU对系统中其它总线主控设备请求总线使用权的应答信号，高电平有效。⑨SSO为系统状态信号。它与MIO/、RDT/共同组合反映当前总线周期执行的是什么操作。1.3—8284时钟发生器引脚及功能8284是双列直插式18脚组件，引脚功能介绍如下：⑴、X1、X2：晶振输入端。⑵、ASYNC:READY同步选择输入。ASYNC信号决定READY的同步方式。ASYNC为低电平是，提供两级READY同步；为高电平时，提供一级READY同步。⑶、EFI：外来时钟输入端。⑷、F/C：时钟源选择输入端。F/C接低图1.28284引脚图电平时，系统时钟CLK由晶体振荡器产生。当F/C接高电平时，则CLK由外来时钟产生。⑸、OSC：晶振输出端。输出频率为晶振频率，TTC电平。⑹、CLK：提供整个计算机系统的时钟信号，成为系统时钟。CLK的频率是晶体震荡频率或EFI端输入频率1/3，占空比为33%。⑺、PCLK：为外设提供输出时钟信号，频率为CLK的1/2，占空比50%。⑻、RES：复位输入端。低电平有效，用于产生8088的RESET信号。由于8284内部具有斯密特整形电路，因此RES可以是缓慢变化的脉冲信号，它经8284内部电路整形而获得较陡的复位信号RESET。⑼、RESET：提供给8088及整个系统的复位信号，高电平有效，其宽度由RES决定。⑽、AEN1、AEN2：对应RDY1、RDY2的允许控制信号，低电平有效。当AEN1为低电平时，RDY1起作用，AEN2为低电平时，RDY2起作用。在单CPU系统中，AEN应接低电平，在多系统中，用这两个信号。⑾、RDY1、RDY2：高电平有效的输入信号，有效时表示数据已接收到或数据可以使用。123456ABCD654321DCBATitleNumberRevisionSizeBDate:5-Apr-2015SheetofFile:C:\PROGRAMFILES\DESIGNEXPLORER99SE\EXAMPLES\MyDesign5.ddbDrawnBy:F/C13READY5EFI14CLK8CSYNC1PCLK2ASYNC15OSC12RESET10X117X216RDY14RDY26AEN13RES11AEN278284、6⑿、CSYNC：同步输入信号。用来使多个8284同步，以提高同步的CLK信号。CSYNC为高电平时，内部计数器复位；CSYNC为低电平时，才允许内部计数器计数。1.48284内部功能介绍8284中，有时钟信号发生器、复位信号RESET和READY信号产生电路，这些电路分别向8088系统提供时钟信号CLK，复位信号RESET和准备好信号READY,还可向外界提供晶振信号OSC以及外围芯片所需的时钟信号PCLK。当8284的F/C接+5V时，则由EFI输入决定时钟频率；当F/C接地时，则由振荡器决定时钟频率。不管在任何情况下，时钟输出频率是输入频率的1/3。1.58088最小方式的实现电路图12345678ABCD87654321DCBATitleNumberRevisionSizeA3Date:14-Sep-2015SheetofFile:E:\刘敏\微机原理课程设计相关内容\BACKUP~2\BACKUP~2.DDBDrawnBy:AD016A88AD115A97AD214A106AD313A115AD412A124AD511A133AD610A142AD79A1539A16/S338NMI17A17/S437INTR18A18/S536A19/S635RD32S0/DEN26WR/LOC29S1DT/R27HOLD31S2IO/M28HLDA30ALEQS025MN/MX33INAQS124SSO34TEST23CLK19READY22RESET218088G19DIR1A12B118A23B217A34B316A45B415A56B514A67B613A78B712A89B81174LS245D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE1174LS373D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE1174LS373D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE1174LS373A8A10A11A12A13A14A15A17A18A19A0A1A2A4A3A5A6A7A0A1A2A3A4A5A8A9A10A11A12A14A15A8A9A10A11A12A16A17A18A19A16A17A18A19D0D1D2D3D4D7D0D1D2D3AD0AD1AD2AD3AD4AD6D5D6D4D5D6D7A13AD5A6A7AD7F/C13READY5EFI14CLK8CSYNC1PCLK2ASYNC15OSC12RESET10X117X216RDY14RDY26AEN13RES11AEN278284VCCDiodeD1s13SW-PBR11KC10.1uFR21KY1CRYSTALR31KVCCA9RDWR/LOCGNDA16A13A14A15AD[0..7]D[0..7]A[0..19]ALEA[8