山大eda报告

EDA实验报告姓名：班级：电子信息工程一班学号：4选1数据选择器的设计一、实验目的1．学习EDA软件的基本操作。2．学习使用原理图进行设计输入。3．初步掌握器件设计输入、编译、仿真和编程的过程。4．学习实验开发系统的使用方法。二、实验仪器与器材1．EDA开发软件一套2．微机一台3．实验开发系统一台4．打印机一台三、实验说明本次设计用基本门电路实现。设计好电路图，用顶层化设计画出电路，然后仿真，分配管脚，得以实现。本实验通过使用基本门电路完成4选1数据选择器的设计，初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。实验结果可通过实验开发系统验证，在实验开发系统上选择高、低电平开关作为输入，选择发光二极管显示输出电平值。本实验使用QuartusII软件作为设计工具，要求熟悉QuartusII软件的使用环境和基本操作，如设计输入、编译和适配的过程等。实验中的设计文件要求用原理图方法输入，实验时，注意原理图编辑器的使用方法。例如，元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。学会管脚锁定以及编程下载的方法等。四、实验要求1．完成4选1数据选择器的原理图输入并进行编译；2．对设计的电路进行仿真验证；3．编程下载并在实验开发系统上验证设计结果。五、实验结果4选1数据选择器的原理图：仿真波形图：管脚分配：实验二四位比较器实验14选1数据选择器的设计一、实验目的1．学习EDA软件的基本操作。2．学习使用原理图进行设计输入。3．初步掌握器件设计输入、编译、仿真和编程的过程。4．学习实验开发系统的使用方法。二、实验仪器与器材1．EDA开发软件一套2．微机一台3．实验开发系统一台4．打印机一台三、实验说明本次设计用基本门电路实现。设计好电路图，用顶层化设计画出电路，然后仿真，分配管脚，得以实现。本实验通过使用基本门电路完成4选1数据选择器的设计，初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。实验结果可通过实验开发系统验证，在实验开发系统上选择高、低电平开关作为输入，选择发光二极管显示输出电平值。本实验使用QuartusII软件作为设计工具，要求熟悉QuartusII软件的使用环境和基本操作，如设计输入、编译和适配的过程等。实验中的设计文件要求用原理图方法输入，实验时，注意原理图编辑器的使用方法。例如，元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。学会管脚锁定以及编程下载的方法等。四、实验要求1．完成4选1数据选择器的原理图输入并进行编译；2．对设计的电路进行仿真验证；3．编程下载并在实验开发系统上验证设计结果。五、实验步骤及结果实现语言LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYseg7ISPORT(a:INSTD_LOGIC_VECTOR(3downto0);定义实体中的输入端口b:OUTSTD_LOGIC_VECTOR(6downto0)定义输出端口);ENDseg7;ARCHITECTUREbehavOFseg7ISBEGINPROCESS(a)BEGINCASEaIS用case语句来选择不同的情况，对应不同的输出WHEN0000=b=1111110;WHEN0001=b=0110000;WHEN0010=b=1101101;WHEN0011=b=1111001;WHEN0100=b=0110011;WHEN0101=b=1011011;WHEN0110=b=1011111;WHEN0111=b=1110000;WHEN1000=b=1111111;WHEN1001=b=1111011;WHENOTHERS=b=0000000;ENDCASE;ENDPROCESS;ENDbehav;最终结果七、管脚分配表表1程序的管脚分配表端口名使用模块信号对应FPGA管脚说明CLK时钟C13CLR复位P25低电平有效K1拨动开关K1H8七位投票人的表决器K2拨动开关K2J8K3拨动开关K3J9K4拨动开关K4A4K5拨动开关K5B4K6拨动开关K6A5K7拨动开关K7B5ResultLED模块LED1G13表决结果亮为通过LED0LED模块LED2G15每个人投票的结果LED1LED模块LED3G14LED2LED模块LED4H12LED3LED模块LED5H11LED4LED模块LED6J10LED5LED模块LED7L9LED6LED模块LED8H10LEDAG0数码管模块A段F13表决通过的票数LEDAG1数码管模块B段F14LEDAG2数码管模块C段F15LEDAG3数码管模块D段E15LEDAG4数码管模块E段F16LEDAG5数码管模块F段F17LEDAG6数码管模块G段E18实验三并行加法器一、试验目的1.设计一个4位加法器。2.体会用VHDL进行逻辑描述的优点。3,熟悉层次化设计方法。二、试验仪器与器材1.EDA开发软件一套2.微机一台3.试验开发系统一台4.打印机一台5.其他器材和材料若干三、试验说明本试验实现一个4位二进制数加法器，其功能框图如图所示。试验时用高低电平开关作为输入，用数码管作为输出（或用发光二极管），管脚锁定可根据试验系统自行安排。四、实验要求1．用硬件描述语言编写4位二进制数全加器的源文件；2．对设计文件进行编译；3．仿真设计文件；adder4a2a1a0b3b2b1b0cis3s2s1s0co全加器功能框图a34．编程下载并进行试验验证。五、试验结果4位二进制全加器的源文件：libraryieee;useieee.std_logic_1164.all;entityadder4isport(a,b:instd_logic_vector(3downto0);cin:instd_logic_vector(3downto0);sum:outstd_logic_vector(3downto0);count:outstd_logic);endadder4;architecturebehavioralofadder4isbeginp1:process(a,b,cin)variablevsum:std_logic_vector(3downto0);variablecarry:std_logic;begincarry:=cin;foriin0to3loopvsum(i):=(a(i)xorb(i))xorcarry;carry:=(a(i)andb(i))or(carryand(a(i)orb(i)));endloop;sum=vsum;count=carry;endprocessp1;endbehavioral;仿真波形图：管脚分配：实验四七人表决器一、实验目的1、熟悉VHDL的编程。2、熟悉七人表决器的工作原理。3、进一步了解实验系统的硬件结构。二、实验原理所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。实验中用7个拨动开关来表示七个人，分别用7个LED等来反应每个人的决定，当对应的拨动开关输入为‘1’时，表示此人同意，LED灯点亮；否则若拨动开关输入为‘0’，则表示此人反对，LED灯不亮。表决的结果也用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。同时，数码管上显示通过的票数。三、实验内容本实验就是利用实验系统中的拨动开关模块和LED模块以及数码管模块来实现一个简单的七人表决器的功能。拨动开关模块中的K1～K7表示七个人，当拨动开关输入为‘1’时，表示对应的人投同意票，对应的LED灯亮；否则当拨动开关输入为‘0’时，表示对应的人投反对票，对应的LED灯不亮；LED模块中LED1表示七人表决的结果，当LED1点亮时，表示此行为通过表决；否则当LED1熄灭时，表示此行为未通过表决。同时通过的票数在数码管上显示出来。四、实验步骤1、打开QUARTUSII软件，新建一个工程。2、建完工程之后，再新建一个VHDLFile，打开VHDL编辑器对话框。3、按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序。4、编写完VHDL程序后，保存起来，并建立工程。5、对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。6、编译仿真无误后，依照拨动开关、LED、数码管与FPGA的管脚连接表或参照附录进行管脚分配。表1是示例程序的管脚分配表。分配完成后，再进行全编译一次，以使管脚分配生效。7、下载程序到试验箱验证实验的正确性，观察现象，对错误的地方进行改正。五．实验结果六、实验结果与现象当设计文件加载到试验箱后，拨动实验系统中的拨动开关模块的K0-K7七位拨动开关，如果拨动开关的值为“1”即拨动开关的开关置于上端，表示此人通过表决，对应的LED（LED2到LED8显示每个人投票的结果）等被点亮，反之不然。当LED被点亮的个数大于或等于四时LED模块的LED1被点亮，否则LED1不被点亮。同时数码管上显示通过表决的人数。实验五计数器设计一、实验目的计数器是实际中最为常用的时序电路模块之一，本实验的主要目的是掌握使用HDL描述计数器类型模块的基本方法。二、实验仪器与器材1．EDA开发软件一套2．微机一台3．实验开发系统一台4．打印机一台5．其他器材与材料若干三、实验说明计数器是数字电路系统中最重要的功能模块之一，设计时可以采用原理图或HDL语言完成。下载验证时的计数时钟可选连续或单脉冲，并用数码管显示计数值。四、实验要求1．设计一个带有计数允许输入端、复位输入端和进位输入端的十进制计数器。2．编制仿真测试文件，并进行功能仿真。3．下载并验证计数器功能。4．为上述设计建立元件符号。5．在上述基础上分别设计按8421BCD码和二进制计数的100进制同步计数器。五、实验结果十进制计数器程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycounter10isport(reset,clk,en:inbit;co:outbit;q:outstd_logic_vector(0to3));endentitycounter10;architecturear_counter10ofcounter10issignalcq:std_logic_vector(0to3);beginp1:process(clk,en,reset)variablecnt:integerrange0to10:=0;beginif(reset='0')thenif(clk'eventandclk='1')thenif(en='1')thencnt:=cnt+1;cq=cq+1;if(cnt=10)thenco='1';cnt:=0;cq=0000;elseco='0';endif;endif;endif;elsecnt:=0;co='0';cq=0000;endif;q=cq;endprocessp1;endarchitecturear_counter10;仿真波形图：管脚分配：4_7译码器程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYshumaguanyimaqiISPORT(BCD:INSTD_LOGIC_VECTOR(3DOWNTO0);SEGOUT:OUTSTD_LOGIC_VECTOR(0TO6));ENDshumaguanyimaqi;ARCHITECTUREaOFshumaguanyimaqiISBEGINPROCESS(BCD)BEGINCASEBCD