宽带中频软件无线电的硬件平台设计.

宽带中频软件无线电的硬件平台设计整体框架研究目的与意义研究方案与设计器件选择功能仿真研究目的与意义本设计将实现硬件平台与外界之间的通信，完成信号的解调、分析等功能。通过对第三代WCDMA、CDMA2000、TD-SCDMA通信系统的各项指标的研究，并且进行比较，可以看到它们接收的中频带宽都不高，而且由于工作在不同的频段，没有一个统一的平台能够兼容这几种移动通信系统。为了解决以上系统高性能、兼容性之间的矛盾，本系统不仅设计了可以兼容各个通信系统的带宽，并可以作为今后4G通信系统设计的参考。具体的性能指标如下：工作频段：1~2GHz中心频率：70MHz中频带宽：20MHz采样频率：56MHz调制方式：QPSK瞬时动态：60dB噪声系数：6dB硬件平台的研究方案与设计系统结构选择射频全带宽低通采样软件无线电结构射频直接带通采样软件无线电结构宽带中频带通采样软件无线电结构射频全带宽低通采样软件无线电结构这种结构真正实现了全数字化的无线通信，完全符合软件无线电概念的定义，但由于受目前器件水平的限制，长远看实现难度非常大。双工器超宽带滤波器分波段滤波器超宽带放大器超宽带功率放大器超高速超宽带A/D超高速超宽带D/A超高速DSP数据输出数据输入射频直接带通采样软件无线电结构该结构对前置窄带电调滤波器和A/D转换器的性能都要求的非常高。双工器窄带电调滤波器功放放大器窄带电调滤波器A/DD/A超高速DSP数据输出数据输入0内插上变频宽带中频带通采样软件无线电结构虽然宽带中频带通采样软件无线电结构不是最理想的结构，但却是现在软件无线电技术中使用最广泛的结构。本软件无线电系统选择二次变频的超外差结构将射频信号下变频为基带信号，采样方式为宽带中频带通采样，使系统在具有较高性能的同时易于物理实现，且有很大的灵活性。混频混频双工器分段滤波器功放高放放大一本振一中放二本振二中放放大滤波A/DD/A高速DSP混频混频数据输出数据输入硬件平台选择选用FPGA作为硬件平台，它处理能力强、可配置性高，适于在软件无线电系统中做高速数字信号处理。系统中，利用FPGA对数字中频进行处理和下变频，很好的展现了软件无线电灵活性和重置性。系统硬件结构搭建FPGAJTAGOSCASP数字下变频RS232配置芯片SDRAMFLASHA/D收发子板IF输入母板子板结构和功能子板结构和功能子板选用WBX，RF收发系统•工作频率：50-2200MHz•噪声系数：5-7dB•信道带宽：40MHz•IIP3：5-10dBm•IIP2：40-55dBm•自动增益控制范围：70dB硬件平台的母板上主要包括负责A/D转换的模数转换器、负责数字中频处理的FPGA和负责通信的RS232。母版的选择与设计CosxSinxLPFLPF解调低通滤波抽取位同步抽样判决解码原始码元IF器件选择与功能仿真A/D转换器的选型及设计A/D动态性能分析•采样速率和分辨率采样速率：模拟信号被转换为数字信号的速率，取决于A/D转换器分辨率：模拟信号变换为数字信号后的比特数•信噪比310log[2(2)]6.021.7610log(2)2NssSNRfBNdBfBA/D动态性能分析•无杂散动态范围SFDR：当在A/D转换器的输入端输入一个正弦信号时，该正弦信号的功率除以在A/D转换器输出端信号频谱的最大杂散信号峰值功率。•孔径误差对一个动态输入的模拟信号来讲，在A/D转换器接通的孔径时间里，所输入的模拟信号的值是不确定的，所以会引起不确定的输出误差，这个不确定的输出误差就称为孔径误差。A/D转换器的性能比较与计算模拟中频信号本身的中心频率为70MHz，带宽为20MHz，根据宽带中频带通采样定理(这里n=2)，可以得到所需要采样频率的大小，即：一般在A/D转换器之前都有一个带通滤波器，所以，也要考虑滤波器的矩形系数，设为，即采样频率应满足A/D转换器的选型•采样率的确定•高分辨率•根据A/D转换器的接口特征选择合适的输出方式•选择动态范围大的A/D转换器•根据环境条件选择A/D转换芯片器件名称采样速率/MSPS转换位数/b无杂散动态范围/dB工作带宽/MHz信噪比/dB生产厂商AD9641155149078090ADIADS5485200169074078TIADS5547210148580073.3TIADS54744001480144069.8TIADS5440210137950068.1TIADS54635001277230064.6TIAD66451051410027074ADIAD664065128025068ADIAD9430210128070065ADIAD9432105128070067ADIAD906075108017567ADIA/D转换器的选型AD6645是一款高速率、高性能的单芯片模数转换器。主要特点如下所示：分辨位数为14bit信噪比值为74dB中频采样频率高达200MHz采样抖动：0.1ps无杂散动态范围为100dB功耗小于1.5WA/D转换器的电路设计AD6645与FPGA通信电路示意图A/D转换器的电路设计AD6645差分输入前端电路A/D转换器的电路设计AD6645编码差分输入前端电路FPGA的选型在选择FPGA时，要结合实际应用的资源大小来选择FPGA芯片。为了更好的完成设计，应从以下三个方面综合考虑：器件运行的速度等级器件的利用率器件的价格FPGA的选型本设计研究的软件无线电接收系统采用Altera公司推出的CycloneII系列FPGA，型号为EP2C70F896C6，该型号FPGA的速度等级为C6，共有896个引脚，I/O口622个，封装为BGA的形式。CycloneII系列FPGA不仅成本低，而且性能完全能够满足本系统的要求。其内部含有定义好的IP核，在设计过程中可以通过产生IP核的形式，来设计系统中所需要完成的功能。FPGA的选型特性说明外部存储器接口支持高级的外部存储器接口，支持最高的数据速率可达到668Mbps。成本优化的架构最低成本并且优化的器件架构，能提供逻辑单元(LE)多达68416个。时钟管理共支持16个全局时钟和4个具有可编程性的锁相环(PLL)。嵌入式存储器内部含有M4K存储器模块，嵌入式存储器可达到1125Kbit，可以灵活选择先入先出(FIFO)缓存器、ROM、RAM、以及单/双端口模式的操作模式。嵌入式乘法器可提供150个18×18bit乘法器，可以实现通用的DSP功能，例如，数控振荡器、高效数字滤波器和有限冲击响应滤波器等。是实现数字信号处理应用的低成本和最理想的器件。支持单端I/O支持平时系统中经常使用的LVTTL、SSTL、HSTI、PCI等各种单端I/O接口标准。支持差分I/O支持各种差分信号的输入输出，主要可以包括LVDS、HSTI、SSTL、以及RSDS等I/O标准。其中LVDS差分I/O接收时可达到的最高数据速率为805Mbps。A/D转换器与FPGA的通信设计本文设计A/D转换器与FPGA之间采用单信道的通信方式，使中频数字信号在信道中处理时，先与载波混频搬移到零中频，然后经过滤波器组，抽取得到信道的数据流，即数字下变频过程，整个数字下变频的过程是通过FPGA软件编程来实现的，再对基带信号进行后续的数字信号处理。功能仿真NCO结构功能框图N位寄存器正弦查找表(LUT)N位加法器寄存器相位累加器频率控制字0cos()n0sin()n系统时钟Matlab仿真混频器信号NCO输出的余弦载波频谱混频器的RTL结构示意图MATLAB分析混频器仿真测试数据波形图01234567-101时间(us)幅度DDS产生的本振信号(a)01234567-101时间(us)幅度FPGA混频输出信号(b)-2.5-2-1.5-1-0.500.511.522.500.51频率(MHz)幅度FPGA混频输出信号的幅频响应(c)