天大[数字电子技术基础]

数字电子技术基础复习题单选题：1.数字系统和模拟系统之间的接口常采用（C）(a)计数器(b)多谐振荡器(c)数/模和模/数转换器2.逐次逼近型A/D转换器转换开始时，首先应将（A）(a)移位寄存器最高位置1(b)移位寄存器的最低位置1(c)移位寄存器的所有位均置13.某模/数转换器的输入为0~5V模拟电压，输出为8位二进制数字信号（D7~D0）。则该模/数转换器能分辨的最小模拟电压为（B）。(a)0.01V(b)0.0196V(c)0.0392V4.表1所示3个时序电路的状态表中，（A）是减一计数器的状态表。5.某数/模转换器的输入为8位二进制数字信号（D7~D0)，输出为0~25.5V的模拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为(A)。(a)0.1V(b)0.01V(c)0.001V6.和函数式ABCDF相等的表达式为（B）（a）CDAB（b）DCBAF（c）DCBA7.如图所示的逻辑门中，能使F=A的逻辑门是图（B）（a）(b)(c)8.与二进制数00100011相应的十进制数是(C)。(a)35(b)19(c)23表1n0n1n2nQQQCP01111011200130004111011110201300411(c)(b)(a)n0n1QQnCPn0n1n2nQQQCP01111110210030004111=1A1F=1A0F=1AAF9.如图所示的逻辑图与逻辑式（C）对应。(a)BCAF(b)CBAF(c)BCAF10.在触发器的真值表中，Qn+1是指输出端Q（B）的状态。(a)当前(b)时钟脉冲过后(c)时钟脉冲期间11.逻辑式ABCF可变换为(C)。(a)CABF(b)BCAF(c)CBAF12.图示电路中，触发器的初态Q1Q0=01，则在第一个CP脉冲作用后，输出Q1Q0为（C）（a）00（b）01（c）1013.由集成定时器555构成的单稳态触发器，加大定时电容C，则（B）（a）增大输出脉冲的幅度（b）增大输出脉冲的宽度（c）对输出脉冲无影响14.八位DAC电路的输入数字量为00000001时，，输出电压为0.03V，则输入数字量为11001000时的输出电压为（C）（a）2.16V（b）3V（c）6V答案：1.c2.a3.b4.a5.a6.b7.b8.c9.c10.b11.c12.c13.b14.c某逻辑符号如图1所示，其输入波形如图2所示，(1)画出输出F的波形；(2)列出其状态表并写出逻辑式。ABCF&&CPQ11C1Q1K1J1Q0C0Q0K0J0Q0Q11ABCttt&ABCt图1图2FFOOOO答案:逻辑式:FABC波形图：ABCttttFOOOOº已知逻辑图及输入A的波形，试对应画出F1，F2，F3的波形。1≥1&AF1F2F3AF1F2F3答案：AF1F2F31逻辑电路如图所示，写出逻辑式并化简。1&≥1&&≥1BACDF答案：FABBCCD()()或FABBCCDBCD()已知全加器的状态表如下，分析说明能否用全加器构成一个3位表决器（少数服从多数），其功能是当输入量的多数为“1”时，输出为“1”，否则为“0”。对照下表说明，哪几个变量是输入（三位的表决意见），哪个变量是输出（表决结果）？ABCi-1SiCi0000000110010100110110010101011100111111答案：可以用全加器实现3位表决器。因为3位表决器要求三个输入中，输入两个“1”以上输出为“1”。故输入为“A，B，Ci-1”输出由“Ci”引出即可。逻辑电路图及A，B，K和C脉冲的波形如图所示，试对应画出J和Q的波形（设Q的初始状态为“0”）。QQJABCBAC≥1QSDRDQCKKJ答案：CBAKJQ逻辑电路如图所示（1）写出逻辑式并化简；（2）用“与”门、“或”门及“非”门实现原逻辑功能，写出其逻辑式，画出逻辑图。ABF11&&&CD答案：（1）逻辑式并化简为与或非逻辑关系式BAABBAABCDF（2）画出与或非逻辑关系式输出F的波形。≥1&11&ABF已知主从JK触发器的C脉冲和J、K的波形如图所示。试画出其输出Q的波形（设Q的初始状态为“0”）。QQJKCJKQOOOOC答案：CJKQOOOO