安徽大学2009-2010-2数电期末试题_A

第共9页1安徽大学2009—2010学年第二学期《数字电子技术》考试试卷（A卷）（闭卷时间120分钟）一、填空题（每空1分，共15分）1、十进制数73.75的二进制数为__1001_001________，8421BCD码为_01110011，01110101___________________2、当TTL与非门的输入端悬空时相当于输入为电平。3、在数字电路中，不论哪一种逻辑门电路，其中的关键器件是MOS管或BJT，它们均可以作为_________器件。4、时序逻辑电路在CP脉冲作用下，由无效状态自动回到有效序列称为电路具有_________。5、TTL反相器的输入级由BJT构成，输出级采用推拉式结构，其目的是为了________________和增强带负载的能力。6、当七段显示译码器的输出为高电平有效时，应选用共_____极数码管。7、用4个触发器可以存储________位二进制数。8、如果对键盘上108个符号进行二进制编码，则至少要______位二进制数码。9、时序逻辑电路分为同步时序和_____________两大类。10、几个集电极开路与非门（OC门）输出端直接相连，配加负载电阻后实现_______功能。11、表达式CBCBAF能否产生竞争冒险（可能/不可能）。12、表达式CABF，用与非门实现的表达式是。13、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过ms可转换为4位并行数据输出。14、多谐振荡器有个稳定状态。题号一二三四五总分得分阅卷人院/系年级专业姓名学号答题勿超装订线------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------得分第共9页2二、单选题（每题1分，计10分）1、________D___电路在任何时刻只能有一个输出端有效。（A）二进制译码器(B)二进制编码器（C）七段显示译码器(D)十进制计数器2、对CMOS与非门电路，其多余输入端正确的处理方法是____D_______。A、通过大电阻接地（1.5KΩ）B、悬空C、通过小电阻接地（1KΩ）D、通过电阻接VCC3、基本RS锁存器如图1所示，为使锁存器处于“置1”状态，其SR应为_B_______。(A)SR=00(B)SR=01(C)SR=10(D)SR=11123456ABCD654321DCBATitleNumberRevisionSizeBDate:3-May-2002SheetofFile:D:\贾立新\个人资讯\MyDesign1.ddbDrawnBy:&&&&VCCABCFRcSRQQ图14、为了将正弦信号转换成与之频率相同的脉冲信号，可采用__D。A、多谐振荡器B、移位寄存器C、单稳态触发器D、施密特触发器5、要将方波脉冲的周期扩展10倍，可采用_____A_____。A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、单稳态触发器6、实现8421BCD转换为余3码的最简单方法是_________B_。A、8-3编码器B、4位二进制加法器C、4位二进制数据比较器D、4-1数据选择器7、理想数字系统的综合指标为DpdPtDP，该值越小，表明其________C__。A、功耗越小B、速度越低C、愈远离理想情况D愈接近理想情况得分第共9页38、OD门上拉电阻计算公式，理解错误的一项是___D__________。A、也能用于OC门B、用作电平转换时应该用(min)IHDDVV作为PR的电压C、)(totalIHI是负载门输入电流之和D、pR取值愈接近(min)PR,电路功耗愈小9、关于逻辑门信号的低电平有效概念，下列叙述中正确的一项是_______D____。A、低电平有效信号要求内部控制电路一定有“非或“运算B、低电平有效对于减少干扰没有益处C、低电平有效概念只能是指输入信号，同输出信号无关D、一般集成电路的管脚图，引脚处有个小圆圈或者引脚字符定义上有一道小横线都代表低电平有效的含义10、以下电路中常用于总线应用的有___A。A、三态门B、OC门C、CMOS传输门D、CMOS与非门三、计算题（第一小题5分，第二小题10分，共15分）1、用代数法化简逻辑表达式CBADABADCABCDBAF解：2、图2为用555定时器构成的施密特触发器。求：当VDD＝15V时，U＋、U－、及U各为多少？解：得分院/系年级专业姓名学号答题勿超装订线------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------第共9页4图2四、分析题（第一题5分，第二题5分，第三题20分，共30分）1、电路如图3所示，请画出在输入信号作用下，对应的输出Q1的波形。（设触发器均为边沿触发器，且初态为0）（5分）图3解：2、给出图4所示的最简逻辑表达式。3、电路如图5所示。设Q1Q0的初态为00，（1）写出各触发器驱动方程以及输出方程；（2）写出触发器特性方程；（3）导出电路的状态表；（4）画出电路状态图；（5）设X=0，画出时序图；（6）说明电路是否可以自启动。得分图4解：解图3院/系年级专业姓名学号答题勿超装订线------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------1234ABCD4321DCBATitleNumberRevisionSizeA4Date:11-Jun-2002SheetofFile:D:\贾立新\个人资料\考试试卷\MyDesign.ddbDrawnBy:C11J1KQC11DQ=Q11ACBAQ2T1T3T2第共9页5图5解：五、设计题（每小题15分，共30分）1、某公司有A、B、C三个股东，分别占有50%、30%和20%的股份，设计一个三输入三输出的多数表决器，用于记录按照股份大小决定的输出表决结果：赞成、平局和否决，分别用F1、F2和F3表示（股东投赞成票和输出表决结果均用1表示）。（1）进行逻辑抽象；（2）得分院/系年级专业姓名学号答题勿超装订线------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------第共9页6列真值表；（3）作卡诺图；（4）给出最简与或表达式；（5）给出用74HC138实现的逻辑图。解：第共9页72、有两片74LVC161集成计数器,其功能表如表1所示。（1）用反馈清零法构成同步128进制计数器。（2）用反馈置数法（TC译码）构成同步128进制计数器。请给出状态变换和译码的设计过程并画逻辑图。表1：74LVC161逻辑功能表*数计××××↑HHHH*持保×××××L×HH*持保××××××LHH*D0D1D2D3D0D1D2D3↑××LHLLLLL××××××××LTCQ0Q1Q2Q3D0D1D2D3CPCETCEP进位计数预置数据输入时钟使能预置清零输出输入*数计××××↑HHHH*持保×××××L×HH*持保××××××LHH*D0D1D2D3D0D1D2D3↑××LHLLLLL××××××××LTCQ0Q1Q2Q3D0D1D2D3CPCETCEP进位计数预置数据输入时钟使能预置清零输出输入其中，0123QQQQCETTc解：（1）YYYYYYYYAAAEEE74HC13801234567012123第共9页8CRDDDDQQQQCPCEPCETTCPE74LVC16101230123CRDDDDQQQQCPCEPCETTCPE74LVC16101230123（2）CRDDDDQQQQCPCEPCETTCPE74LVC16101230123CRDDDDQQQQCPCEPCETTCPE74LVC16101230123第共9页9表274HC138集成译码器功能表输入输出E32E1EA2A1A00Y1Y2Y3Y4Y5Y6Y7YHHHHHHHHHHHHHHHHHHLHHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL