实验六数控分频器的设计

1可编程逻辑设计——实验六报告学院：物理与信息工程学院专业：通信工程年级：2007级班级：二班学号：110700221姓名：林明明指导老师：杨秀芝2实验六数控分频器的设计一、实验目的：学习数控分频器的设计和测试方法。二、实验原理：数控分频器的功能为在不同输入信号时，对时钟信号进行不同的分频，在输出端输出不同频率的信号。该电路可以用具有并行预置功能的加法计数器实现，方法是对应不同的输入信号，预置数（初始计数值）设定不同的值，计数器以此预置数为初始状态进行不同模值的计数，当计数器的状态全为1时，计数器输出溢出信号。用计数器的溢出信号作为输出信号或输出信号的控制值，使输出信号的频率受控于输入的预置数。电路输出波形图：三、实验内容：1）根据实验原理画出电路框图，并计算在不同预置数时输出信号的频率与时钟频率的比值。2）编写实现数控分频器的VHDL程序。要求输出信号的占空比尽量为50％。提示：可以将计数器溢出信号输出给一个翻转触发器，溢出信号的边沿作为触发器的触发信号，触发器的输出就是分频器的输出（注意计数器初始计数值与输出频率之间的关系）。3）用QuartusII对设计进行编译、综合、仿真，给出仿真波形和时序分析数据。4）通过QuartusII集成环境，将设计下载到实验电路上进行硬件测试。输入不同的clk信号和不同的输入控制信号，测试输出波形。管脚锁定：clkclk143D(3)PIO2330SW1D(2)PIO2435SW2D(1)Pio2536SW3D(0)PIO2637SW4FoutPIO1929LED12四、思考题：如果需要进行奇数分频（如3分频），能否够保持输出波形的占空比为50％？如果不能，如何使占空比尽量接近50％；如果可以，应如何做？3五、实验结果：数控分频器的原理框图：4数控分频器输出频率与输入时钟的关系：答：数控分频器输出频率与输入时钟频率成正比。对于相同的计数器初始计数值，如果时钟频率变大（或缩小）为原来的n倍，那么数控分频器输出频率也将变大（或缩小）为原来的n倍。数控分频器的VHDL描述：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitydvfisport(clk:instd_logic;d:instd_logic_vector(3downto0);fout:outstd_logic);end;architecturebhvofdvfissignalfull:std_logic;beginp_reg:process(clk)variablecnt8:std_logic_vector(3downto0);beginifclk'eventandclk='1'thenifcnt8=1111thencnt8:=d;full='1';elsecnt8:=cnt8+1;full='0';endif;endif;endprocessp_reg;p_div:process(full)variablecnt2:std_logic;beginiffull'eventandfull='1'thencnt2:=notcnt2;ifcnt2='1'thenfout='1';elsefout='0';endif;endif;endprocessp_div;end;5仿真波形：测试结果及分析：随着d的改变，输出信号fout频率发生变化，在实验箱上看到LED灯的闪动频率发生了明显的变化。如此，电路的分频的功能得到验证。【回答问题】如果需要进行奇数分频（如3分频），能否够保持输出波形的占空比为50％？如果不能，如何使占空比尽量接近50％；如果可以，应如何做？答：可以实现占空比为50%奇数N倍分频，方法是：首先进行上升沿触发进行模N计数，计数选定到某一个值进行输出时钟翻转，然后经过（N-1）/2再次进行翻转得到一个占空比非50%奇数N分频时钟。再者同时进行下降沿触发的模N计数，到和上升沿触发输出时钟翻转选定值相同值时，进行输出时钟时钟翻转，同样经过（N-1）/2时，输出时钟再次翻转生成占空比非50%的奇数N分频时钟。两个占空比非50%的N分频时钟相或运算，得到占空比为50%的奇数N分频时钟。