基于8086CPU的单芯片计算机系统的设计

基于8086CPU的计算机系统的设计摘要:本文依据微机原理与接口设计方法学，探讨了一种基于标准Inte18086微处理器的单芯片计算机平台的架构。8086CPU分析的基础上，采用遵从AMBA传输协议的系统总线代替传统的8086CPU三总线结构，搭建了基于8086的单芯片计算机系统。关键词:微处理器;单芯片计算机;1、引言随着超大规模集成电路工艺的发展，在一颗芯片上集成上百万甚至上亿个晶体管已成为现实。现在，芯片厂商都以而积最小化、功能最大化作为自己的发展方向，深亚微米效应理论及IP核技术越来越受到理论界和工业界的广泛关注，系统芯片是当前技术发展的必然趋势。计算机的发展经历了电子管计算机、晶体管计算机、集成电路计算机和大规模集成电路计算机，它的发展一直是将越来越多的功能集成在越来越小的空间内。可以预见，在某些特定领域，半导体制造业朝着整合型单芯片系统的总体趋势将会日益明显。所谓单芯片计算机即是将传统PC机箱里的主板上的芯片组、CPU、内存、显卡、声卡和网卡等最大限度的集成在单个芯片中。单芯片计算机与传统PC相比，重量、体积和功耗大幅下降，从而系统性能将得到很大地改善，同时带来价格的突破性下降，直接促进计算机的迅速普及。近几年，Intel,AMD和vIa等微处理器制造商纷纷推出平台策略，将微处理器和芯片组组合在一起，形成一个完整的解决方案，并计划将来进一步推出集成所有芯片的单芯片微处理器。Intel公司频推平台策略，计划进一步推出整合所有芯片的单芯片计算机，还聚集了一个由500名工程师组成的研发团队，开发其单芯片电脑产品，希望将目前电脑主板上的32颗芯片全部集成到单一的芯片中。而在AMD四核皓龙处理器中，四个独立的CPU核集成到单一硅片上，每个核具有单独的64KB一级数据缓存、64KB一级指令缓存和512KB的二级缓存，四个核心共享2M}或者更大)的三级缓存。这样每个CPU核都能够充分发挥各自的效能，从而大幅度提升整个处理器的性能。单芯片计算机的设计，是一个基于某一种型号CPU及其外围I/O接口的SoC设计过程。因此，选择哪种型号的CPU就成了设计的首要问题。综合设计的代表性，因此最终选择标准Intel8086CPU。基于8086的单芯片计算机基本结构.如图1所示。2、单芯片计算机系统的设计8086CPU芯片有两种工作模式，最小模式与最大模式。所谓最小模式，是指系统中只有一个8086微处理器，在这种情况下，所有的总线控制信号，都直接由8086CPU产生，系统的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。本实验采用8086的最小工作模式进行单芯片计算机的设计。所谓单芯片计算机系统设计，即除了包含CPU,ROM,RAM、总线、地址锁存器、数据收发器、外设地址译码电路以外，集成一个或一个以上的外围I/O接口，从而构成一个完整的系统。搭建的系统结构图如2所示。本论文所设计的8086单芯片计算机系统集成了遵从AMBA协议的总线、8255通用并行接口，以及SDRAM控制器。在这里，以8255通用并行接口为例，介绍包含8255应用电路的单芯片计算机系统的设计。8255作为外围I/O设备通过AHB总线与8086CPU进行通信。2.1CPU子系统的设计CPU子系统包括8086CPU、数据收发控制器、地址锁存器和存储器译码电路等。CPU与存储散或I/O端口)进行交换时，CPU首先要送出地址信号，然后再发出控制信号及传送数据。因此需要加入地址锁存器，先锁存地址，使在读写总线周期内地址稳定。数据收发控制器相当于一个总线开关，用来控制CPU的数据总线选择从存储单元或I/O端口发送或接受数据，匹配通信时序。存储器译码电路与74LS138原理一样，利用地址线生成ROM和RAM单元的片选信号。CPU上电复位后地址为FFFFOH，首先从ROM里读出程序，该程序是无条件跳转指令，能够使CPU跳转到RAM的地址。CPU再从SDRAM里读出程序。2.2总线的选择和设计总线的集成对缩小芯片的而积以及减少总线的扇出都有非常积极的意义。标准的8086CPU，一般采用的是传统的三总线结构，就是地址总线、数据总线、控制总线，基于这个总线架构，还可以扩展8255、显示器、键盘/鼠标、网卡之类的IPo2.2.1总线协议的选择传统的8086系列CPU系统总线有ISA总线、EISA总线等。ISA总线是16位的系统总线，其工作频率为8MHz，数据传输速率为16MB/soEISA是一种在ISA总线基础上扩充的数据宽度为32位的开放总线标准。最大传输速率可以达到33MB/s。但是由于I/O速度比较低，这两种总线技术已经逐渐被淘汰。AMBA拥有众多第三方支持，在基于ARM处理器内核的SoC设计中，已经成为广泛支持的现有互联标准之一。2.0版AMBA标准定义了三组总线:AHB(AMBA高性能总线)、ASB(AMBA系统总线)、和APBAMBA外设总线)。AHB的总线架构的相互连接采用了传统的带有主模块和从模块的共享总线模式.接口与互连功能分离.这对芯片上模块之间的互连具有重要意义。因此，本论文所选择的总线遵从AHB总线传输的基本规范，并在此基础上针对8086CPU的特点增加和修正了某些总线的接口。整个设计主要包括两方而的内容:AHB和8086传输时序的匹配;基于8086CPU的总线接口的扩展设计。总线结构图如图3所示。和接口设计.以及存储器单元的接口设计。2.2.2传输时序的匹配因为AHB总线和CPU的传输协议不同，所以需要匹配两个接口的时序，以保证CPU与其他外围IP可以通过总线正常通信。相关接口控制信号如表1所示。接口模块首先根据MIO信号判断访问的是存READY信号为高电平时，获取AHB的总线控制权，与外围I/O设备进行通信。设计的状态机如图4.T1:根据MIO信号判断当前CPU是否需要访问外围I/O。如果8086处理器核访问的是存储器单元而不是AHB总线上的设欲即MIO为1)，状态机则保持T1状态，并且不向AHB总线发出总线请求信气即HBUSREQ信号置为0)oMIO为低电平则跳转到T2oTZ:状态机进入T2状态后，向AHB总线发出总线请求信气即HBUSREQ信号置为1)，向AHB总线仲裁器请求访问总线。同时检测READY信号，当检测到READY信号为高电平，即AHB总线仲裁器把总线访问权限交给8086处理器核.状态机在下个时钟上升沿进入T3状态。反之，如果READY一直为低电平，表示目前8086CPU要访问的AHB总线上的从设备没有准备就绪，要求8086处理器核插入等待状态.状态机一直保持T2状态不变。2.2.3总线接口扩展8086CPU除了数据、地址总线以及读写和READY等主要控制信号外，还有中断请求和应答以及外接DMA设备的相关端口信号。而这些信号是标准AHB总线所不具备的，因此还需要扩展总线接口以匹配8086CPU。总线接口的扩展设计主要包括两部分:中断处理和DMA数据通道。8086CPU关于中断和DMA的端口信号如表4所示。系统总线在接收到外设的中断请求之后，会向CPU提出中断申请，一旦接收到中断响应，要向外设传送中断响应信号，同时修改译码单元，选通该外设，保证在第二个中断响应期间能将中断类型号通过总线传送给CPU，使得CPU能成功跳转到中断服务子程序。DMA控制器在执行数据传输时，需要掌握AHB总线的控制权，向片上存储器或者总线上其他外设发出地址和控制信号，即相当于AMBA的主设备;另一方而，在DMA控制器启动工作之前，CPU需要对其进行预处理操作，以使其按照特定的配置参数进行工作，在这个初始化阶段，CPU是AHB总线上的主设备，DMA控制器属于从设备。基于DMA控制器的这种两而性，在总线设计中配备了专门的从设备的角色，接受CPU对其的初始化;利用HL-DA作仲裁信号，当CPU响应外设DMA请求日大即HLDA为高电平)，让出总线控制权给外设，利用DMA数据通道传输数据，传输的协议同样遵从AMBA协议。总线的时序控制模块状态如图5所示。2.3存储单元的接口设计存储器子系统包括一个RAM和一个ROM,8086CPU支持20位地址总线，具有1M字节存储空间.分为RAM区和ROM区。本文利用开发板的片上ROM资源配置成16k*16的格式作为存储器中的ROM单元，采用DE2开发板上的8M的SDRAM配置成256K*16位总线格式代替存储器中的RAM单元。在各种随机存储器件中，SDRAM的价格低，体积小，速度快，容量大，是比较理想的器件。但SDRAM的控制逻辑比较复杂，对时序要求也十分严格，这就要求有一个专门的控制器:控制SDRAM的初始化，刷新和预冲以及基本的读写操作。同时，需要匹配SDRAM控制器和8086CPU的读写时序。该接口具体实现的状态机如图6所示。T1:当RDY为高电平时，首先确定是进行读还是写操作，这时DONE为0:读:设置WR=0,RD=1;写二设置WR=1,RD=OoT2:当DONE信号为高电平，表示可以进行读/写操作，跳转到TaoT3:CPU通过SDRAM控制器对SDRAM进行读写操作。T4:当低字节有效信号bwlesn为高电平时，执行低字节传输。TS:当高字节有效信号bwh_n为高电平时，执行高字节传输。T6:CPU完成读写操作，相关控制信号清零。其中，DONE信号用于指示是否读写完成，只有DONE为高电平时表示读写完成.才能进行下次读写操作。RDY信号表示SDRAM是否做好准备接受CPU的访问，由SDRAM的写请求信号(INesREQ=1)和读有效信气OUT_VALID=1)共同控制。结束语本论文在基于集成电路设计方法学的指导下，探讨了一种基于8086CPU核的单芯片计算机平台的架构，研究了其与AMBA总线、SDRAM,8255等外围IP的集成。在此基础上，设计基于8086IP软核的单芯片计算机系统。