基于单片机的锁相频率合成器

1摘要..................................................................................................................................21、引言...............................................................................................................................22、设计任务及要求.....................................................................................................................12.1设计任务....................................................................................................................12.2设计要求....................................................................................................................13、频率合成的基本原理框图.............................................................................................................14、硬件系统的设计.....................................................................................................................24.1原理图.....................................................................................................................24.274HC4046...................................................................................................................24.2.174HC4046引脚功能介绍...............................................................................................24.2.274HC4046内部电路原理图.............................................................................................34.2.374HC4046典型应用...................................................................................................44.3CD4522引脚功能介绍.........................................................................................................44.4CD4518引脚功能介绍.........................................................................................................54.51602LCD的基本参数及引脚功能.................................................................................................65、软件系统的设计.....................................................................................................................75.1流程图.....................................................................................................................75.2程序代码....................................................................................................................96、实训小结...........................................................................................................................9参考文献.............................................................................................................................12基于单片机控制的频率合成器摘要给出一种以单片集成PLL芯片74HC4046为核心，并通过AT89C51单片机对74HC4046进行控制来实现锁相频率合成器的设计方法。文中在介绍了74HC4046芯片的内部功能结构的基础上，探讨了锁相频率合成器的基本原理和工作特性；给出了基于74HC4046的锁相频率合成器的硬件电路结构和软件程序设计方法。该设计经仿真测试证明，锁相效果良好，结构精简，性能可靠。关键词：74HC4046；AT89C51；频率合成器1、引言在现代电子技术的设计与开发过程中，特别是在通信、雷达、航空、航天以及仪器仪表等领域，都需要进一步提高一系列高精度、高稳定度的频率源的频率精度。这样，一般的振荡器已经无法满足各种应用的发展要求，而晶体振荡器的性能虽然比较好，但其频率单一，或只能在极小的范围内进行微调。因此，本文提出了一种基于单片机AT89C51控制的利用锁相技术以频率合成器芯片74HC4046为核心，来实现锁相频率合成器的设计方案。2、设计任务及要求2.1设计任务设计一个基于单片机控制的频率合成器2.2设计要求1.输入信号为1KHz的方波信号。2.合成的频率范围为1KHz~999KHz。3.可设置分频比为1~999。4.采用LCD显示。3、频率合成的基本原理框图21MHZRPDCPFVCONfi1KHZf0可编程置数单片机4、硬件系统的设计4.1原理图4.274HC40464.2.174HC4046引脚功能介绍3上图是74HC4046的引脚排列，采用16脚双列直插式，各管脚功能：1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。4.2.274HC4046内部电路原理图474HC4046工作原理：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。4.2.374HC4046典型应用74HC4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。上图是用74HC4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1接在6脚与7脚之间，调节电阻R1阻值即可调整振荡器振荡频率，振荡方波信号从4脚输出。按图示数值，振荡频率变化范围在20Hz至2kHz。4.3CD4522引脚功能介绍161514131211109876543214522Q4D4PEEND1CPQ1VSSQ2CRD2QCCFD3Q3VDD5CF反馈输入端CP时钟输入端D0~D3并行数据输入端INH禁止端ID置数控制端Q0~Q3计数器输出端QZ计数器零输出端VDD正电源VSS地CD4522是可预置数的二一十进制1/N减计数器。其引脚见上图。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：PE（3）=“1”时D1—D4值置进计数器；EN（4）=“0”且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=“1”且计数器（Q1—Q4）减到“0”时，QC(12)=“1”；Cr(10)=“1”时，计数器清零。单片4522分频器如下图所示：拨盘开关为BCD码开关，如当数据窗口显示“3”时则A和“1”“2”相连；当显示“5”时，则A和“1”“4”相连，其余类推。4个100K电阻用来保证当拨盘开关为某脚不和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到“N”，当某时刻PE（3）=“1”，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，一直到第N个CP来时，计数器为0。这时由于CF（13）=“1”，∴QC（12）=“1”，也即PE（3）=“1”又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。4.4CD4518引脚功能介绍CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。CD4518引脚功能(管脚功能)如下：1CP、2CP：时钟输入端。1CR、2CR：清除端。123456789101112131415169V9VCP4218A9V4522100K100K100K100K拨盘开关61EN、2EN：计数允许控制端。1Q0～1Q3：计数器输出端。2Q0～2Q3：计数器输出端。Vdd：正电源。Vss：接地。CD4518是一个同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}.该CD4518计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚～6脚；{11}脚～{14}脚）。CD4518控制功能：CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端为高电平（1）,若用时钟下降沿触发,信号由EN输入,此时CP端为低吨平（0）,同时复位端Cr也保持低电平（0）,只有满足了这些条件时,电路才会处于计数状态.否则没办法工作。将数片CD4518串行