计算机组成原理期末考试习题及答案

1《计算机组成原理》练习题一、单项选择题1．CPU响应中断的时间是__C____。A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。2．下列说法中___C___是正确的。A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存；C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。3．垂直型微指令的特点是__C____。A．微指令格式垂直表示；B．控制信号经过编码产生；C．采用微操作码；D．采用微指令码。4．基址寻址方式中，操作数的有效地址是___A___。A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。5．常用的虚拟存储器寻址系统由___A___两级存储器组成。A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作___A___。A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。7．在运算器中不包含____D__。A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。8．计算机操作的最小单位时间是__A____。A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。9．用以指定待执行指令所在地址的是__C____。A．指令寄存器；B．数据计数器；C．程序计数器；D．累加器。10．下列描述中___B___是正确的。A．控制器能理解、解释并执行所有的指令及存储结果；B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C．所有的数据运算都在CPU的控制器中完成；D．以上答案都正确。11．总线通信中的同步控制是___B___。A．只适合于CPU控制的方式；B．由统一时序控制的方式；C．只适合于外围设备控制的方式；D．只适合于主存。212．一个16K×32位的存储器，其地址线和数据线的总和是__B____。A．48；B．46；C．36；D．32。13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是___A___。A．512K；B．1M；C．512KB；D．1MB。14．以下___B___是错误的。A．中断服务程序可以是操作系统模块；B．中断向量就是中断服务程序的入口地址；C．中断向量法可以提高识别中断源的速度；D．软件查询法和硬件法都能找到中断服务程序的入口地址。15．浮点数的表示范围和精度取决于___C___。A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。16．响应中断请求的条件是___B___。A．外设提出中断；B．外设工作完成和系统允许时；C．外设工作完成和中断标记触发器为“1”时；D．CPU提出中断。17．以下叙述中__B____是错误的。A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；B．所有指令的取指令操作都是相同的；C．在指令长度相同的情况下，所有指令的取指操作都是相同的；D．一条指令包含取指、分析、执行三个阶段。18．下列叙述中___A___是错误的。A．采用微程序控制器的处理器称为微处理器；B．在微指令编码中，编码效率最低的是直接编码方式；C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；D．CMAR是控制器中存储地址寄存器。19．中断向量可提供__C____。A．被选中设备的地址；B．传送数据的起始地址；C．中断服务程序入口地址；D．主程序的断点地址。20．在中断周期中，将允许中断触发器置“0”的操作由____A__完成。A．硬件；B．关中断指令；C．开中断指令；D．软件。21．冯·诺伊曼机工作方式的基本特点是__B____。A．多指令流单数据流；B．按地址访问并顺序执行指令；C．堆栈操作；D．存储器按内容选择地址。22．程序控制类指令的功能是___C___。A．进行主存和CPU之间的数据传送；B．进行CPU和设备之间的数据传送；C．改变程序执行的顺序；3D．一定是自动加+1。23．水平型微指令的特点是__A____。A．一次可以完成多个操作；B．微指令的操作控制字段不进行编码；C．微指令的格式简短；D．微指令的格式较长。24．存储字长是指___B___。A．存放在一个存储单元中的二进制代码组合；B．存放在一个存储单元中的二进制代码位数；C．存储单元的个数；D．机器指令的位数。25．CPU通过___B___启动通道。A．执行通道命令；B．执行I/O指令；C．发出中断请求；D．程序查询。26．对有关数据加以分类、统计、分析，这属于计算机在____C__方面的应用。A．数值计算；B．辅助设计；C．数据处理；D．实时控制。27．总线中地址线的作用是___C___。A．只用于选择存储器单元；B．由设备向主机提供地址；C．用于选择指定存储器单元和I/O设备接口电路的地址；D．即传送地址又传送数据。28．总线的异步通信方式___A___。A．不采用时钟信号，只采用握手信号；B．既采用时钟信号，又采用握手信号；C．既不采用时钟信号，又不采用握手信号；D．既采用时钟信号，又采用握手信号。29．存储周期是指___C___。A．存储器的写入时间；B．存储器进行连续写操作允许的最短间隔时间；C．存储器进行连续读或写操作所允许的最短间隔时间；D．指令执行时间。30．在程序的执行过程中，Cache与主存的地址映射是由__C____。A．操作系统来管理的；B．程序员调度的；C．由硬件自动完成的；D．用户软件完成。31．以下叙述___C___是正确的。A．外部设备一旦发出中断请求，便立即得到CPU的响应；B．外部设备一旦发出中断请求，CPU应立即响应；4C．中断方式一般用于处理随机出现的服务请求；D．程序查询用于键盘中断。32．加法器采用先行进位的目的是__C____。A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增强加法器结构。33．变址寻址方式中，操作数的有效地址是__C____。A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。34．指令寄存器的位数取决于___B___。A．存储器的容量；B．指令字长；C．机器字长；D．存储字长。35．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于___A___。A．同步控制；B．异步控制；C．联合控制；D．人工控制。36．下列叙述中___B___是正确的。A．控制器产生的所有控制信号称为微指令；B．微程序控制器比硬连线控制器更加灵活；C．微处理器的程序称为微程序；D．指令就是微指令。37．CPU中的译码器主要用于__B____。A．地址译码；B．指令译码；C．选择多路数据至ALU；D．数据译码。38．直接寻址的无条件转移指令功能是将指令中的地址码送入___A___。A．PC；B．地址寄存器；C．累加器；D．ALU。39．DMA方式的接口电路中有程序中断部件，其作用是___C___。A．实现数据传送；B．向CPU提出总线使用权；C．向CPU提出传输结束；D．发中断请求。40．下列器件中存取速度最快的是___C___。5A．Cache；B．主存；C．寄存器；D．辅存。41．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是__C____。A．直接、立即、间接；B．直接、间接、立即；C．立即、直接、间接；D．立即、间接、直接。42．存放欲执行指令的寄存器是___D___。A．MAR；B．PC；C．MDR；D．IR。43．在独立请求方式下，若有N个设备，则___B___。A．有一个总线请求信号和一个总线响应信号；B．有N个总线请求信号和N个总线响应信号；C．有一个总线请求信号和N个总线响应信号；D．有N个总线请求信号和一个总线响应信号。44．下述说法中___C___是正确的。A．半导体RAM信息可读可写，且断电后仍能保持记忆；B．半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；C．半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。45．DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作___B___。A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。46．计算机中表示地址时，采用___D___。A．原码；B．补码；C．反码；D．无符号数。47．采用变址寻址可扩大寻址范围，且__C____。A．变址寄存器内容由用户确定，在程序执行过程中不可变；B．变址寄存器内容由操作系统确定，在程序执行过程中可变；C．变址寄存器内容由用户确定，在程序执行过程中可变；D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；48．由编译程序将多条指令组合成一条指令，这种技术称做____C___。A．超标量技术；B．超流水线技术；C．超长指令字技术；D．超字长。49．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用____C__控制方式。A．延长机器周期内节拍数的；6B．异步；C．中央与局部控制相结合的；D．同步；50．微程序放在___B___中。A．存储器控制器；B．控制存储器；C．主存储器；D．Cache。51．在CPU的寄存器中，___B___对用户是完全透明的。A．程序计数器；B．指令寄存器；C．状态寄存器；D．通用寄存器。52．运算器由许多部件组成，其核心部分是__B____。A．数据总线；B．算术逻辑运算单元；C．累加寄存器；D．多路开关。53．DMA接口___B___。A．可以用于主存与主存之间的数据交换；B．内有中断机制；C．内有中断机制，可以处理异常情况；D．内无中断机制54．CPU响应中断的时间是__C____。A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。55．直接寻址的无条件转移指令功能是将指令中的地址码送入__A____。A．PC；B．地址寄存器；C．累加器；D．ALU。56．三种集中式总线控制中，___A___方式对电路故障最敏感。A．链式查询；B．计数器定时查询；C．独立请求；D．以上都不对。57．一个16K×32位的存储器，其地址线和数据线的总和是__B____。A．48；B．46；C．36；D．32．58．以下叙述中错误的是__B____。7A．指令周期的第一个操作是取指令；B．为了进行取指令操作，控制器需要得到相应的指令；C．取指令操作是控制器自动进行的；D．指令第一字节含操作码。59．主存和CPU之间增加高速缓冲存储器的目的是__A____。A．解决CPU和主存之间的速度匹配问题；B．扩大主存容量；C．既扩大主存容量，又提高了存取速度；D．扩大辅存容量。60．以下叙述__A____是错误的。A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；B．DMA和CPU必须分时使用总线；C．DMA的数据传送不需CPU控制；D．DMA中有中断机制。61．一条指令中包含的信息有__C____。A．操作码、控制码；B．操作码、向量地址；C．操作码、地址码。62．在各种异步通信方式中，___C___速度最快。A．全互锁；B．半互锁；C．不互锁。63．一个512KB的存储器，其地址线和数据线的总和是___C___。A．17；B．19；C．27。64．在下列因素中，与Cache的命中率无关的是___C___。A．Cache块的大小；B．Cache的容量；C．主存的存取时间。65．在计数器定时查询方式下，若计数从0开始，则___A___。A．设备号小的优先级高；B．每个设备使用总线的机会相等；C．设备号大的优先级高。66．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作___B___。A．直接映象；B